[实用新型]一种光收发一体模块有效
| 申请号: | 201621228324.1 | 申请日: | 2016-11-10 |
| 公开(公告)号: | CN206237398U | 公开(公告)日: | 2017-06-09 |
| 发明(设计)人: | 潘岭 | 申请(专利权)人: | 潘岭 |
| 主分类号: | H04B1/40 | 分类号: | H04B1/40 |
| 代理公司: | 北京奥翔领智专利代理有限公司11518 | 代理人: | 李颖 |
| 地址: | 610041 四*** | 国省代码: | 四川;51 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 收发 一体 模块 | ||
技术领域
本实用新型涉及光通信技术领域,尤其涉及一种光收发一体模块。
背景技术
随着人们对信息需求成几何倍数的增长,对信息的传输速率要求也越来越高,普通速率的光通信已经不能满足要求。然而,在超高速率的光通信中,光纤传输过程中会产生很大损耗,同时引入串扰和噪声,使信号质量恶化。
实用新型内容
鉴于现有技术中存在的上述缺陷,本实用新型所要解决的技术问题是,提供一种光收发一体模块,在超高速光通信中保证信号的信噪比。本实用新型是通过如下技术方案来实现的:
一种光收发一体模块,包括第一CDR芯片、第二CDR芯片、微控制器、光接收次模块、光发射次模块、激光器驱动模块、直流偏置电流供电电路、存储器、温度传感器和XFI接口模块;所述第一CDR芯片内集成有限幅放大器,所述第二CDR芯片内集成有均衡器;
所述光接收次模块输出的电信号经所述第一CDR芯片放大和时钟恢复后,发送到所述XFI接口;
所述XFI接口输出的串行数据信号通过第二CDR芯片进行时钟恢复和均衡调节后,发送到所述激光器驱动模块进行调制,所述激光器驱动模块通过调制后的信号驱动所述光发射次模块输出光信号;
所述微控制器分别连接所述第一CDR芯片、第二CDR芯片、存储器、温度传感器、XFI接口和激光器驱动模块;
所述直流偏置电流供电电路与所述激光器驱动模块连接,用于为所述光发射次模块中的激光器提供偏置电流。
进一步地,所述光接收次模块包括光电二极管和与所述光电二极管连接的跨阻放大器;所述跨阻放大器的输出端与所述第一CDR芯片连接。
进一步地,所述激光器驱动模块内集成有用于控制所述偏置电流的自动功率控制电路。
进一步地,所述温度传感器包括热敏电阻和与所述热敏电阻连接的模数转换器;所述温度传感器通过所述模数转换器与所述微控制器连接。
与现有技术相比,本实用新型在光接收次模块中设置集成有限幅放大器的第一CDR芯片,在光发射次模块中设置集成有均衡器的第二CDR芯片。通过第一CDR芯片对光接收次模块输出的电信号进行限幅放大和时钟恢复,通过第二CDR芯片对XFI接口输出的串行数据信号进行时钟恢复和均衡调节。第一CDR芯片和第二CDR芯片可通过系统或自身的时钟信号对输入的带有噪声的信号进行整形和同步,改善输出信号的信噪比,从而大幅改善超高速光通信中的信号质量。
附图说明
图1:本实用新型实施例提供的光收发一体模块的结构示意图。
具体实施方式
下面将结合本实用新型实施例中附图,对本实用新型实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围,而是仅仅表示本实用新型的选定实施例。基于本实用新型的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型的描述中,需要说明的是,除非另有明确的规定和限定,术语“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接连接,也可以通过中间媒介间接连接,也可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。应注意到:在本发明的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
如图1所示,本发明提供的光收发一体模块包括第一CDR芯片1、第二CDR芯片7、微控制器4、光接收次模块3、光发射次模块9、激光器驱动模块8、直流偏置电流供电电路5、存储器2、温度传感器6和XFI接口10模块。
处理器可能是一种集成电路芯片,具有信号的处理能力。上述的处理器可以是通用处理器,包括中央处理器(Central Processing Unit,简称CPU)、网络处理器(Network Processor,简称NP)等,还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于潘岭,未经潘岭许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201621228324.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种等级式公网对讲机
- 下一篇:一种移动应急通信终端





