[实用新型]电压调节器及电子设备

说明书

技术领域

本公开总体上涉及电压调节器，并且更具体地涉及电压调节器中的电源电压抑制(SVR)。

背景技术

电源电压抑制(SVR)是用于表征电压调节器的性能的最重要的参数之一。电压调节器接收输入电压或电源电压并且生成受控的或经调节的输出电压，该输出电压具有独立于电源电压中的变化的近似恒定的值。由于存在于电源电压上的交流分量或噪声信号，可能存在电源电压的值中的变化。该噪声信号或简单地“噪声”可以由各种因素引起，各种因素例如为耦合到调节器或被定位为靠近调节器的电子电路装置中的部件的开关。电压调节器的SVR指示电压调节器抑制该噪声以使得这些变化不存在于调节器的输出电压上的能力。SVR通常在利用输出电压中的变化除以输入电压中的变化的比率的对数尺度上以分贝来测量。

如本领域技术人员将认识到的，电压调节器的SVR是与频率相关的参数，其具有由在形成电压调节器时使用的电路装置的类型以及该电路装置的物理布局确定的特性。SVR通常随着频率增大而变差并且受电压调节器中的寄生部件(其存在于所有电子电路中)影响。这是事实，因为随着输入上的噪声的频率增加，该噪声中的更多部分通过这些寄生部件耦合到电压调节器的输出，从而使调节器的SVR恶化。

当电压调节器被形成在集成电路中的情况下，在形成调节器的部件之间的距离可以极其小，从而导致寄生元件，尤其是电容性寄生元件，其具有可能不利地影响电压调节器的SVR的较大值。例如，由极其薄的层间电介质分开的导电层可能导致在毫微微法拉级范围中的寄生电容。尽管毫微微法拉级寄生电容具有在绝对项中的极小值，但是电抗值和由这样的寄生电容引入的得到的电容性耦合能够在现代集成电路的频率操作范围中是显著的，尤其是在兆赫兹和吉赫兹频率范围中。该不想要的电容性耦合降低电压调节器的SVR，其当然是不期望的。随着操作的频率增加，这些寄生电容的电容性耦合增大，如本领域技术人员将认识到的。

无论电压调节器的电路装置如何被物理地布置在集成电路或用于形成这样的电路装置的特定材料中，都不能够完全避免或消除寄生电容和相关联的不期望的寄生耦合效应。通常，进行布局修改并且使用屏蔽来减少寄生电容对电压调节器的SVR的不利效应。存在对用于实现其中这样的布局修改和屏蔽不能得到期望的性能的SVR的期望水平的改进的方法的需要。

实用新型内容

本公开的目的是提供一种电压调节器及电子设备，以至少部分地解决现有技术中的上述问题。

根据本公开的一个方面，提供了一种电压调节器，包括耦合在电源电压节点与所述电压调节器的高阻抗节点之间的噪声补偿电路，所述噪声补偿电路被配置为响应于存在于所述电源电压节点上的噪声信号而生成噪声消去信号，并且被配置为在所述高阻抗节点上提供所述噪声消去信号以消去由于在所述高阻抗节点与所述电源电压节点之间的寄生电容性耦合而在所述高阻抗节点上生成的噪声信号。

在一个实施例中，所述噪声消去电路包括反相缓冲器，所述反相缓冲器具有耦合到所述电源电压节点的输入和通过补偿电容耦合到所述高阻抗节点的输出，所述补偿电容具有与提供所述高阻抗节点与所述电源电压节点之间的寄生电容性耦合的寄生电容的值除以所述反相缓冲器的增益近似相等的值。

在一个实施例中，所述电压调节器还包括：电压参考电路，其具有输出；以及滤波器，其耦合在所述电压参考电路的所述输出与所述电压调节器的所述高阻抗节点之间。

在一个实施例中，所述反相缓冲器还包括与电流源串联耦合的二极管耦合的MOS晶体管，所述电流源处于所述电压参考电路的所述输出和参考节点之间，其中所述二极管耦合的MOS晶体管的栅极通过所述补偿电容耦合到所述高阻抗节点并且所述MOS晶体管的主体耦合到所述电源电压节点。

在一个实施例中，所述二极管耦合的MOS晶体管包括PMOS晶体管，所述PMOS晶体管具有耦合到所述电压参考电路的所述输出的源极节点和耦合到所述栅极并且耦合到所述电流源的漏极。

在一个实施例中，所述电压调节器还包括输出电路，所述输出电路耦合到所述高阻抗节点并且被配置为响应于所述高阻抗节点上的参考电压而生成输出电压。

在一个实施例中，所述滤波器包括RC滤波器。

根据本公开的另一方面，提供了一种电子设备，包括：

处理电路装置；

视频显示器，被耦合到所述处理电路装置；以及

电源管理电路装置，包括电压调节器，所述电压调节器包括，