[实用新型]一种叠层片式聚合物静电抑制器

说明书

技术领域

本实用新型涉及静电抑制器件，特别涉及一种叠层片式聚合物静电抑制器。

背景技术

近年来，随着电子产品小型化和多功能化的发展，表面贴装技术得到广泛应用，随之灵敏度的不断增强，电路中芯片在电脉冲冲击下显得越来越脆弱。芯片内的保护电路由于受到芯片空间的限制，无法做得很大，仅仅能保证芯片和电路板在制造过程中不受ESD损害，因此，有必要为芯片安装ESD抑制器。而传统的抑制器由于尺寸过大，压敏电压过高，响应速度慢，能量耐受能力小等缺点，不能满足新型电子产品ESD保护的需求，目前叠层片式电阻器抑制器开始逐渐替代圆形压敏电阻器，当然需要一种体积更小，能量耐受能力和通流能力更高的抑制器。

实用新型内容

本实用新型的目的是为克服已有技术的不足，设计出一种叠层片式聚合物静电抑制器。

一种叠层片式聚合物静电抑制器，其特征在于：包括静电抑制本体，所属本体的长度和宽度的方向都设置有至少两对电极，所述电极的电极层呈交替的叠加层结构，所述的电极层包含内电极和外电极，至少两对外电极沿本体长度方向的两侧设置，每对外电极沿本体的宽度方向分别设置在本体的两端，其中，设置在所述本体的一侧的外电极通过叠加层结构内部的内电极与本体另一端的外电极连接；所述电极的叠加层结构是通过聚合物层与金属内电极层交替叠加而成，相邻的内电极层与所夹的聚合物层组成一个单层静电抑制器。

优选的，所述的聚合物层是ZnO陶瓷层和/或成分为钛、钨、镍氧化物的玻璃相。

优选的，内电极的宽度不超过外电极的宽度，内电极的厚度为2μm-15μm，所述聚合物层的厚度为2μm-40μm。

优选的，本体为长方体形。

采用本申请的有益效果为，通过叠层式和聚合物组合的静电抑制器，能更好的提高响应速度，电压过冲小，能量耐受力和通流能力更高。

附图说明

图1是本实用新型的结构模块图。

图2是本实用新型的工作原理图。

具体实施方式

一种叠层片式聚合物静电抑制器，其特征在于：包括静电抑制本体，所属本体的长度和宽度的方向都设置有至少两对电极，所述电极的电极层呈交替的叠加层结构，所述的电极层包含内电极2和外电极1，至少两对外电极沿本体长度方向的两侧设置，每对外电极沿本体的宽度方向分别设置在本体的两端，其中，设置在所述本体的一侧的外电极通过叠加层结构内部的内电极与本体另一端的外电极连接；所述电极的叠加层结构是通过聚合物层3与金属内电极层交替叠加而成，相邻的内电极层与所夹的聚合物层组成一个单层静电抑制器。

优选的，所述的聚合物层是ZnO陶瓷层和/或成分为钛、钨、镍氧化物的玻璃相。

优选的，内电极的宽度不超过外电极的宽度，内电极的厚度为2μm-15μm，所述聚合物层的厚度为2μm-40μm。

优选的，本体为长方体形。

本实用新型达到的有益效果是：通过叠层式和聚合物组合的静电抑制器，能更好的提高响应速度，电压过冲小，能量耐受力和通流能力更高。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所做的修改、替换和改进，均匀包含在本实用新型所涵盖的保护范围之内。