[发明专利]通过分析多个物理不可克隆功能电路编码的可靠性降级的早期检测

说明书

本发明描述了通过分析多个物理不可克隆功能电路编码的可靠性降级的早期检测。描述了一种装置，其包括多个电路，每个电路被设计为展示唯一签名编码，所述唯一签名编码根据与用于制造所述电路的制造工艺相关联的制造容差来确定。所述装置还包括错误电路，其用于基于来自所述多个电路的签名编码的改变来确定错误已经出现。

技术领域

本发明的领域总体上涉及电子设备的可靠性，并且更具体而言，涉及通过分析多个物理不可克隆功能电路编码的可靠性降级的早期检测。

背景技术

随着电路和其组成结构(例如晶体管)的尺寸的小型化的增长，可靠性问题可能变得更加普遍，尤其是对于暴露于极端环境条件(例如，性能，温度等)的电路。依此，系统设计者有必要包括在发生灾难性故障事件之前检测可靠性问题的存在的嵌入式功能。

附图说明

根据以下具体实施方式并结合以下附图可以获得对本发明更好的理解，在附图中：

图1示出了签名编码生成电路；

图2示出了基于多个签名编码来检测错误的电路；

图3示出了签名编码的高熵和低熵集合；

图4示出了印刷电路板的签名编码生成电路；

图5示出了基于多个签名编码来检测错误的方法；

图6示出了计算系统。

具体实施方式

电路通常被设计为(尽量可行地)对制造容差不敏感。然而，可以设计有目的地对制造容差敏感的一类电路(所谓的“物理不可克隆电路”)。例如，在半导体芯片上实施的电路可以被设计为具有对其组成晶体管的阈值和/或增益高度敏感的可测量或可确定的性质。

由于对某些参数的显著的敏感度，并且由于相对于这些相同参数具有固有变化的下层制造过程，电路的相同设计的实例可以表现出明显不同的性质，即使它们是在相同的半导体芯片上制造的。

图1示出了电路100的示例，如果其实施在半导体芯片上将具有对于其组成晶体管的阈值和增益高度敏感的性质。进一步如下，描述了另一种电路，如果其实施在印刷电路板上，则对印刷电路板的制造工艺的布线迹线的电阻和/或电容容差高度敏感。为了便于总体理解，本申请将首先讨论针对在半导体芯片上实施的电路的实施例，并且然后处理针对印刷电路板实施方式的其他实施例。

如在图1中观察到的，多路复用通道对布置在振荡环路中，每个多路复用通道具有并联反相器对。选择电路103(实施为2位计数器)呈现四种不同状态(例如，00、01、10、11)，每个状态表示在环路内耦合在一起的反相器的不同组合。例如，状态00可以对应于反相器101_4耦合到反相器101_1(环路105)，状态01可以对应于反相器101_4耦合到反相器101_2(环路106)，状态10可以对应于反相器101_3耦合到反相器101_2(环路107)，并且状态11可以对应于反相器101_3耦合到反相器101_2(环路108)。

如本领域中已知的，晶体管增益变化和/或晶体管阈值电压变化可以影响驱动反相器使接收反相器翻转其输出位的时间。具体来说，较低的驱动反相器增益和较高的接收反相器阈值将使接收反相器在较后的时间翻转其输出位。相比之下，较高的驱动反相器增益和较低的接收反相器阈值将使接收反相器在较早的时间翻转其输出位。为了简单起见，仅提及了晶体管增益和阈值。但是其它制造相关性质(例如，互连电阻、接触电阻、晶体管尺寸的变化、随机掺杂剂波动等)也可以影响如上所述的反相器链的时序。为了简单起见，以下将仅讨论晶体管增益和阈值作为主要示例。

与图1的反相器101_1至101_4中的每个反相器和/或它们之间的布线和电路相关联的制造容差应导致四个不同的驱动/接收反相器组合105至108中的每个组合展现出驱动反相器能够翻转接收反相器的不同特性时间。