[发明专利]半导体装置及其制造方法

说明书

本发明公开一种半导体装置及其制造方法。在本发明实施例中，使用一拓扑绝缘体形成通道和源/漏极区两者，其中上述通道具有一第一厚度，使上述拓扑绝缘体具有一半导体材料的性质。并且上述源/漏极区具有一第二厚度，使上述拓扑绝缘体具有一导电材料的性质。本发明可以通过调整半导体装置材料的厚度，进而改变半导体装置材料的导电性质。

技术领域

本发明实施例涉及一种半导体装置及其制造方法，特别涉及基于一拓扑绝缘体的一种可调整间隙的超薄体晶体管(ultra-thin body transistor)及其制造方法。

背景技术

半导体装置可应用于大量的电子装置，例如电脑、手机或其他的电子装置。通常可通过于半导体基板上方按序沉积绝缘或介电层，导电层和半导体层的材料，且使用微影工艺图案化不同材料层，以于其上形成电路构件或元件。

晶体管为通常形成于半导体元件上的电路构件或元件。除了电容、电感、电阻、二极管、导线或其他元件之外，可依据电路设计，于一半导体元件上形成多个晶体管。因此，有需要一种改善的晶体管设计。

发明内容

有鉴于此，本发明一实施例提供一种半导体装置的制造方法。上述半导体装置的制造方法包括于一基板上成长一第一材料层至一第一厚度，上述第一厚度小于一关键厚度；于上述第一材料层上方沉积一栅极介电层和一栅极层；图案化上述栅极介电层和上述栅极层成为一栅极堆叠；图案化上述第一材料层以暴露上述基板的一部分；于上述基板的一部分成长源/漏极区，其中成长上述些源/漏极区的上述步骤是成长上述第一材料至一厚度，其大于上述关键厚度。

本发明另一实施例提供一种半导体装置的制造方法。上述半导体装置的制造方法包括于一基板上成长一第一材料层至一第一厚度，上述第一厚度小于一关键厚度；移除上述第一材料层的一部分以形成一通道区和位于上述通道区上方的一开口，其中移除上述第一材料层的上述部分是减少上述第一材料层的至少一部分的上述厚度以低于上述关键厚度，且变更在上述通道区内的上述第一材料层的性质；于上述开口内形成一栅极介电质；于上述栅极介电质上方形成一栅极。

本发明又一实施例提供一种半导体装置。上述半导体装置包括一第一通道区，包括一第一材料层，其中上述第一材料具有一关键厚度，其低于具有一半导体材料特质的上述第一材料，且高于具有一拓扑绝缘体特质的上述第一材料，其中上述第一通道区具有小于上述关键厚度的一第一厚度；一源/漏极区，邻接于上述第一通道区，其中上述源/漏极区包括上述第一材料，上述第一材料具有大于上述关键厚度一第二厚度；一栅极介电质，邻接于上述第一通道区；一栅极，位于上述栅极介电质对上述第一通道区的一相对侧。

本发明可以通过调整半导体装置材料的厚度，进而改变半导体装置材料的导电性质。

附图说明

根据以下的详细说明并配合说明书附图做完整公开。应注意的是，根据本产业的一般作业，图示并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。

图1显示本发明一些实施例的一通道层、一栅极介电层和一栅极层的形成方式。

图2A～2C显示本发明一些实施例的拓扑绝缘体的能带间隙。

图3显示本发明一些实施例的通道层、栅极介电层和栅极层的图案化方式。

图4A～4B显示本发明一些实施例的源/漏极区的形成方式。

图5A～5C显示本发明一些实施例的源/漏极区和通道的形成方式。

图6A～6B显示本发明一些实施例的通道和栅极介电层的形成方式。

图7显示第二通道层、第二栅极介电层和第二栅极层的形成方式。

图8A～8B显示本发明一些实施例的源/漏极区的形成方式。

附图标记说明：