[发明专利]处理器及请求指令缓存数据的方法

说明书

本发明提供一种处理器及一种请求指令缓存数据的方法。其中，处理器包括多个线程和指令未命中单元，其中，指令未命中单元被配置用于：从多个线程中的至少一个线程分别接收指令缓存未命中请求，其中，至少一个线程处在休眠状态；对每个指令缓存未命中请求与至少一个未处理的其他指令缓存未命中请求进行匹配；以及根据匹配结果，对指令缓存未命中请求进行归类处理。这样，对于请求同一个指令缓存数据的指令缓存未命中请求，配置一个项，此项的要求子项对应的线程执行一次指令缓存数据写入指令缓存的操作，从而可以节省计算机资源。

技术领域

本发明涉及计算机领域，特别涉及一种处理器及一种请求指令缓存数据的方法。

背景技术

中央处理单元(CPU)包括：指令未命中缓存(IMB)、指令缓存(IC)、执行单元(execution unit)等等。IC用于存储IC数据，可以是一级高速缓存(cache)，一级高速缓存是执行单元与CPU中的二级高速缓存或CPU外的外部存储介质之间的临时存储介质。IC的容量比二级高速缓存和外部存储介质小但交换速度快。存储在IC中的IC数据是二级高速缓存和外部存储介质中的一小部分，但这一小部分是短时间内执行单元即将访问的。这样，就可避开二级高速缓存和外部存储介质，直接从IC中调用IC数据，从而提高读取速度。

指令缓存未命中(IC miss)指未能从IC中调用到IC数据。对于多线程处理器，多线程可平行执行一个程序，所以多线程可能从IC中调用同一个IC数据，其中线程是程序执行流中的最小实体单元。。如果IC中没有需要的IC数据，多线程都会发送IC未命中请求至IMB。现有技术中，每收到一个IC未命中请求，IMB会分配一个新的IMB项，用于向二级缓存或外部存储介质请求需要的IC数据。这样，多个IMB项可能向二级缓存或外部存储介质请求同一个IC数据。为了避免同一个IC数据被不必要地重复写入IC，可以采用链接表或其他方案，以对请求同一个IC数据的IMB项进行进一步的处理。因此，更多的CPU资源会被占用，并且链接表或其他方案在错误分支预测(branch misprediction)的情况下可能无法顺利进行。

发明内容

本发明实施例提供一种处理器及一种请求指令缓存数据的方法，对于请求同一个IC数据的IC未命中请求，配置一个IMB项，以节省计算机资源。

本发明实施例提供一种处理器，所述处理器包括多个线程和指令未命中单元，所述指令未命中单元被配置用于：从所述多个线程中的至少一个线程分别接收指令缓存未命中请求，其中，所述至少一个线程处在休眠状态；对每个所述指令缓存未命中请求与至少一个未处理的其他指令缓存未命中请求进行匹配；以及根据匹配结果，对所述指令缓存未命中请求进行归类处理。

在一些实施例中，每个所述指令缓存未命中请求包括第一存储地址，所述至少一个未处理的其他指令缓存未命中请求包括第二存储地址，所述指令未命中单元被配置用于：对所述第一存储地址与所述第二存储地址进行匹配。

在一些实施例中，所述指令未命中单元被配置用于：根据匹配结果，通过所述指令未命中单元的项，对所述指令缓存未命中请求进行归类处理，其中所述项用于请求指令缓存数据，包括要求子项和至少一个重复子项，所述要求子项或至少一个重复子项用于记录线程的序号。

在一些实施例中，所述指令未命中单元被配置用于：若一个指令缓存未命中请求与所有未处理的其他指令缓存未命中请求不匹配，分配一个未被占用的所述项；以及设定所述要求子项为发送所述一个指令缓存未命中请求的线程的序号。在一些实施例中，所述指令未命中单元被配置用于：若一个指令缓存未命中请求与一个未处理的其他指令缓存未命中请求匹配，获取所述一个未处理的其他指令缓存未命中请求对应的所述项；以及设定所述至少一个重复子项中的一个重复子项为发送所述一个指令缓存未命中请求的线程的序号。