[发明专利]一种LED外延结构

说明书

一种LED外延结构，从下至上依次包括：衬底、第一导电类型半导体层、具有V型坑的超晶格层、空穴阻挡层、有源区发光层及第二导电类型半导体层，空穴阻挡层覆盖V型坑，空穴阻挡层在垂直V型坑侧壁的a方向上的厚度与竖直方向c方向上的厚度比大于0.4。

技术领域

本发明涉及半导体技术领域，具体为一种LED外延结构。

背景技术

现在的LED主要包含有N型层，GaN\InGaN多量子阱以及P型层，由于电子的迁移率远远大于空穴迁移率，所以惯常在MQW后设计电子阻挡层减少电子的泄漏，但是在实际的LED结构中多量子阱层存在大量的V型缺陷，大量的空穴会通过V型缺陷注入MQW，以及穿越MQW泄漏进入超晶格层和N型层，从而导致进入MQW参与辐射发光的空穴数量减少，随驱动电流增加，空穴泄漏加剧，导致一些大电流LED产品空穴泄漏明显。

现有专利CN105917478A中公开的空穴势垒层，虽然起到了防止空穴泄漏进入超晶格层和N型层的作用，然而并未关注到实际LED结构中，由于超晶格层上的V型缺陷导致空穴注入方式和路径改变，往往空穴势垒层在垂直V型缺陷侧壁的a方向上厚度比竖直c方向小很多，传统结构中两者厚度比为0.25左右。导致空穴很容易从a方向通过遂穿等输运方式的空穴势垒层，而阻止空穴泄漏的效果不佳。

发明内容

为了解决上述问题，本发明采用在超晶格层与有源区发光层之间制作空穴阻挡层，通过控制空穴阻挡层V型坑a方向和c方向生长速度，兼顾空穴泄漏到超晶格层和第一导电类型半导体层，同时避免由于空穴阻挡层设置过厚阻碍第一导电类型半导体层的电子进入有源区发光层，导致串联电阻增加，注入电子数量减少而降低光电转换效率。

本发明提供的技术方案为：一种LED外延结构，从下至上依次包括：衬底、第一导电类型半导体层、具有V型坑的超晶格层、空穴阻挡层、有源区发光层及第二导电类型半导体层，其特征在于：所述空穴阻挡层覆盖V型坑，所述空穴阻挡层在V型坑侧壁的a方向上的厚度与相对V型坑之外的竖直方向c方向上的厚度比大于0.4。

优选地，所述空穴阻挡层在垂直V型坑侧壁的a方向上的厚度与相对V型坑之外的竖直方向c方向上的厚度比为0.5~0.8。

优选地，所述空穴阻挡层材质为In_xAl_yGa_(1-x-y)N（0≤x≤1，0≤y≤1且x+y≤1）。

优选地，有源区发光层包含MQW阱层和垒层，所述空穴阻挡层的禁带宽度不小于MQW中的垒层禁带宽度。

优选地，所述第一导电类型半导体层包括N-GaN层，或者包括U-GaN层及N-GaN层；所述第二导电类型半导体层包括P-GaN层，或者包括电子阻挡层以及P-GaN层，或者包括空穴注入层、电子阻挡层以及P-GaN层。

优选地，所述空穴阻挡层为掺硅半导体层或者未掺杂半导体层。

优选地，所述掺硅半导体层掺硅浓度为1E16 atoms /cm³-1E19 atoms /cm³。

优选地，所述掺硅半导体层掺硅浓度为1E16 atoms /cm³-5E17 atoms /cm³。

优选地，所述空穴阻挡层厚度为1-50nm。

优选地，所述空穴阻挡层厚度为1-5nm。

优选地，所述空穴阻挡层的N型掺杂浓度大于或等于MQW中垒层的掺杂浓度。

本发明至少具有以下有益效果：