[发明专利]一种IOL测试验证方法和装置

权利要求书

1.一种IOL测试验证方法，包括：

将FPGA中的各个待验证的IOL单元串接，并建立与各级所述IOL单元对应的比对链；

将激励输入串接的所述IOL单元中的第一级IOL单元和所述比对链，所述激励沿着串接的所述IOL单元进行传递，其中，上一级的所述IOL单元的输出作为下一级的所述IOL单元的输入；

将各级所述IOL单元的输出与对应的比对链的输出进行比对，根据比对结果判断所述IOL单元功能和/或连接关系是否正常。

2.如权利要求1所述的IOL测试验证方法，其特征在于，所述将各级IOL单元的输出与对应的比对链的输出进行比对包括：

当所述IOL单元配置为旁路、锁存器、寄存器中的至少一种时，将各级所述IOL单元的输出与相应的所述比较链的输出进行异或比对，并通过或门输出所述比对结果。

3.如权利要求1所述的IOL测试验证方法，其特征在于，所述将各级IOL单元的输出与对应的比对链的输出进行比对包括：

当所述IOL单元配置为GDDR模式时，将各级所述IOL的输出与相应的所述比较链的输出进行异或比对，并通过或门输出所述比对结果。

4.如权利要求1所述的IOL测试验证方法，其特征在于，所述将各级IOL单元的输出与对应的比对链的输出进行比对包括：

当所述IOL单元配置为MDDR模式时，将各级所述IOL的输出与相应的所述比较链的输出进行异或比对，并通过或门输出所述比对结果。

5.如权利要求1-4任一项所述的IOL测试验证方法，其特征在于，在根据比对结果判断所述IOL单元功能和/或连接关系是否正常之前，还包括：

将最后一级所述IOL单元的输出结果与预设结果进行比较，并根据比较结果以及所述比对结果判断所述IOL单元功能和/或连接关系是否正常。

6.一种IOL测试验证装置，其特征在于，包括：

创建模块，用于将FPGA中的各个待验证的IOL单元串接，并建立与各级所述IOL单元对应的比对链；

输入模块，用于将激励输入串接的所述IOL单元中的第一级单元和所述比对链，所述激励沿着串接的所述IOL单元进行传递，其中，上一级的所述IOL单元的输出作为下一级的所述IOL单元的输入；

比对模块，用于将各级所述IOL单元的输出与对应的比对链的输出进行比对，根据比对结果判断所述IOL单元功能和/或连接关系是否正常。

7.如权利要求6所述的IOL测试验证装置，其特征在于，所述比对模块还用于：

当所述IOL单元配置为旁路、锁存器、寄存器中的至少一种时，将各级所述IOL的输出与相应的所述比较链的输出进行异或比对，并通过或门输出所述比对结果。

8.如权利要求6或7所述的IOL测试验证装置，其特征在于，所述比对模块还用于：

当所述IOL单元配置为GDDR模式时，将各级所述IOL的输出与相应的所述比较链的输出进行异或比对，并通过或门输出所述比对结果。

9.如权利要求8所述的IOL测试验证装置，其特征在于，所述比对模块还用于：

当所述IOL单元配置为MDDR模式时，将各级所述IOL的输出与相应的所述比较链的输出进行异或比对，并通过或门输出所述比对结果。

10.如权利要求6-9任一项所述的IOL测试验证装置，其特征在于，还包括比较模块，用于将最后一级所述IOL单元的输出结果与预设结果进行比较，并根据比较结果以及所述比对结果判断所述IOL单元功能和/或连接关系是否正常。