[发明专利]输出电路

说明书

输出电路，所述电路包括：钳位电路单元、输出缓冲单元、输出驱动单元；所述输出驱动单元分别与所述钳位电路单元和所述输出缓冲单元耦接；所述钳位电路单元，适于在确定所述输出电路的端口电源电压大于预设的辅助电源电压时，将所述输出驱动单元的端口电压钳位在对应的器件耐压值之内。上述的方案，可以提高输出电路的输出电压的范围，扩大输出电路的适用范围。

技术领域

本发明涉及电路技术领域，特别是涉及一种输出电路。

背景技术

输入输出(I/O)电路，由输入电路和输出电路组成，通常用于将来自外部电路的电压摆动信号，转换为可由集成电路识别的数字信号；或者将芯片内部信号通过端口转换成外部设备可识别的电平信号。

但是，现有的输入输出电路中的输出电路由于受到端口器件的耐压条件的限制，使得输出电路的输出电压的最大值仅能达到所述端口器件的耐压值，限制了输出电路的适用范围。

发明内容

本发明实施例解决的问题是如何提高输出电路的输出电压的范围，扩大输出电路的适用范围。

为解决上述问题，本发明实施例提供了一种输出电路，所述输出电路包括：钳位电路单元、输出缓冲单元、输出驱动单元；所述输出驱动单元分别与所述钳位电路单元和所述输出缓冲单元耦接；所述钳位电路单元，适于在确定所述输出电路的端口电源电压大于预设的辅助电源电压时，将所述输出驱动单元的端口电压钳位在对应的器件耐压值之内。

可选地，所述输出驱动单元包括PMOS驱动器和NMOS驱动器；所述PMOS驱动器包括第一PMOS管和第二PMOS管；所述NMOS驱动器包括第一NMOS管和第二NMOS管；所述第一PMOS管的栅端与所述钳位电路单元的第一输出端耦接；所述第一PMOS管的源端与所述第二PMOS管的漏端耦接；所述第一PMOS管的漏端与所述输出电路的PAD端耦接；第二PMOS管的栅端与所述输出缓冲电路耦接；第二PMOS管的源端与所述端口电源电压耦接；所述第一NMOS管的栅端与所述钳位电路单元的第二输出端耦接；所述第一NMOS管的源端与所述第二NMOS管的漏端耦接；所述第一NMOS管的漏端与所述PAD端耦接；所述第二NMOS管的栅端和所述输出缓冲电路耦接；所述第二NMOS管的源端与地线耦接。

可选地，所述输出缓冲单元包括高压输出缓冲子单元；所述高压输出缓冲子单元包括高压输出驱动通路和NMOS驱动通路；所述高压输出驱动通路，适于在确定所述端口电源电压大于所述辅助电源电压时，驱动所述PMOS驱动器输出在所述端口电源电压与差值电压之间摆动的第一电压；所述差值电压为所述端口电源电压减去所述辅助电源电压得到；所述NMOS驱动通路，适于基于所述PMOS驱动器输出的第一电压，驱动所述NMOS驱动器输出在零电压与所述辅助电源电压之间摆动的第二电压。

可选地，所述钳位电路单元包括：控制子单元，适于在确定所述端口电源电压大于所述辅助电源电压时，输出第一反馈信号；钳位信号产生子单元，适于在接收到所述第一反馈信号时，输出第一钳位电压信号至所述第二PMOS管的栅端，并输出第二钳位电压信号至所述第二NMOS管的栅端。

可选地，所述控制子单元，还适于在确定所述端口电源电压小于或等于所述辅助电源电压时，输出第二反馈信号；所述钳位信号产生子单元，还适于在接收到所述第二反馈信号时，输出第二钳位电压信号至所述第二NMOS管的栅端。

可选地，所述第一PMOS管的栅端与地线耦接；所述第一PMOS管的源端与所述端口电源电压耦接；所述第一PMOS管的漏端与所述第二PMOS管的源端耦接；第二PMOS管的栅端与所述钳位电路单元耦接；第二PMOS管的源端与第一PMOS管的漏端耦接；所述第二PMOS管的漏端与所述PAD端耦接。