[发明专利]制造半导体器件的方法和对应的器件

说明书

本申请涉及制造半导体器件的方法和对应的器件。在一个实施例中，一种方法制造半导体器件，该半导体器件包括具有外围部分的金属化结构，该外围部分具有一个或多个下覆层，该下覆层具有面向外围部分延伸的边缘区域。方法包括：提供牺牲层以覆盖下覆层的边缘区域，在由牺牲层覆盖下覆层的边缘区域的同时提供金属化结构，以及移除牺牲层以使得下覆层的边缘区域面向外围部分延伸而在两者之间没有接触界面，由此避免热机械应力。

技术领域

本说明书涉及制造半导体器件。

一个或多个实施例可以应用于例如减小例如用于汽车和消费产品的集成电路中的热机械应力。

背景技术

各种类型的集成电路(IC)可以采用诸如BCD(双极-CMOS-DMOS)技术的技术。

BCD技术可以有利地例如用于制造具有功率电子器件和逻辑控制电子器件的集成电路。BCD技术提供了一系列硅工艺，每一个硅工艺将三个不同工艺技术的力量组合至单个芯片上：用于精确模拟功能的双极，用于数字设计的CMOS(互补金属氧化物半导体)，以及用于功率和高电压元件的DMOS(双扩散金属氧化物半导体)。

实施BCD技术可以包括被称为再分布层(RDL)的顶层铜金属互连。

例如由引线键合和封装工艺期间的热弹性耦合和应力所引起的、钝化和中间绝缘层对于可靠性的阻碍问题可以呈现需要关注的因素。

在制造IC中可以使用氮化硅(SiN)或碳化硅(SiC)以提供用于微芯片的钝化层，例如以提供抵抗水分子以及微电子器件中腐蚀和不稳定性的其他来源的阻挡层。

在诸如Cu(铜)RDL顶部金属化结构的金属化结构的结构角部中，由于不同材料之间的热机械失配可以引起应力，该不同的材料例如阻挡层(钛-钨(TiW)，钽(Ta)，氮化钽(TaN))、金属化结构包覆层(镍-钯(Ni-Pd)，镍-钯-金(Ni-Pd-Au)，镍-金(Ni-Au))，钝化层(SiN，SiC)三相点)。

发明内容

一个或多个实施例用于对克服钝化层上表面中在Cu RDL结构的边缘处(例如，在角部处)的钝化应力作出贡献。

根据一个或多个实施例，该目标借由具有如以下权利要求中所述特征的方法而实现。

一个或多个实施例也可以涉及对应的器件。

权利要求是在此已经提供的一个或多个实施例的技术公开的整体部分。

一个或多个实施例可以通过省略“三相点”、例如通过将包覆阻挡层(例如，镍-TiW)界面与钝化层(例如，SiN，SiC)的顶表面去耦合而导致SiN钝化层应力的减小。

一个或多个实施例可以包括修改例如Cu RDL工艺流程，包括添加牺牲绝缘层以在钝化层与例如镍之间产生间隙。

在一个或多个实施例中，可以借由可以维持由镍(Ni)完全覆盖铜(Cu)的工艺流程实现提高的钝化鲁棒性，以防止铜迁移而无需改变材料和相关界面。

一个或多个实施例可以包括双阻挡层(例如，TiW)，该双阻挡层被适配用于通过避免存在用于钝化层临界应力的“三相点”而去耦合镍和钝化层。

一个或多个实施例可以包括双铜阻挡层沉积，在镍和钝化层之间存在间隙，在与钝化层接触的铜阻挡层上没有镍生长。

一个或多个实施例可以省略TiW-Ni-SiN钝化界面，其中Cu被完全密封在例如TiW和Ni中(以避免Cu迁移和腐蚀)并且在最后的阻挡层刻蚀之后没有下切。

附图说明

现在参考附图、纯粹借由示例的方式描述一个或多个实施例，其中：

图1至图15是一个或多个实施例中的可能步骤的示例，