[发明专利]像素阵列

说明书

本发明公开了一种像素阵列，包含多条第一信号线、多条第二信号线、多个主动元件、多个像素电极及多条选择线。第二信号线与第一信号线交错且电性绝缘以定义出多个像素区。各主动元件及各像素电极配置于像素区的其中一个中，各主动元件与第一信号线之一及第二信号线之一电性连接，各像素电极与主动元件的其中一个电性连接。选择线配置于第一信号线上方，与第一信号线交错以形成多个第一交错处及多个第二交错处，选择线在第一交错处与第一信号线电性连接，在第二交错处与第一信号线电性绝缘，其中选择线与像素电极位于同一层，且与第二信号线电性绝缘。本发明的像素阵列能够尽可能地降低选择线与第一讯号线之间的杂散电容。

技术领域

本发明是关于一种像素阵列，特别是关于一种能够满足窄边框设计需求的像素阵列。

背景技术

随着显示技术的蓬勃发展，显示面板已被广泛地应用在各式各样的的显示装置中，例如：电视、笔记本电脑、平板电脑、电子纸(e-paper)及移动电话。在影响消费者选购显示装置的众多因素中，除了显示面板的性能之外，显示面板的外观设计也会大幅影响消费者的购买意愿。因此，显示面板相关业者正朝向设计窄边框(Narrow boarder)显示面板的目标前进。

为了满足窄边框的设计需求，通常会通过缩小可视屏幕周围的用于遮蔽走线的非可视区，并同时增加可视屏幕的面积来达到上述需求。如图1所示，图1是公知的一种像素阵列的局部示意图，第一信号线110与第二信号线120交错，并也与第一选择线130a及第二选择线130b交错而形成第一交错点a1及第二交错点a2，第一信号线110与第一选择线130a在第一交错点a1电性连接，因此外部信号源的信号可通过第一选择线130a传递至第一信号线110，因此，第二选择线130b不需电性连接第一选择线130a，而是在它处与其它条第一信号线电性连接，所以第二选择线130b与第一信号线110在第二交错点a2是电性绝缘。当第二信号线120与位于图1的上侧或下侧的信号源(未示出)连接时，第一信号线110也可通过第一选择线130a而也与信号源连接，而取代了传统上第一信号线110需由图1的左侧或右侧拉线至信号源的设计，因此，通过图1的像素阵列能够实现窄边框的设计。

然而，由于第二选择线130b与第一信号线110是电性绝缘，当用于分隔第二选择线130b及第一信号线110的绝缘层厚度不足时，此二者之间容易产生较大的杂散电容(straycapacitance)而影响显示面板的显示性能。有鉴于此，需要一种新的像素阵列来解决上述的问题。

发明内容

本发明的目的在于提供一种能够尽可能地降低选择线与第一讯号线之间杂散电容的像素阵列。

本发明提供一种像素阵列，包含多条第一信号线、多条第二信号线、多个主动元件、多个像素电极及多条选择线。这些第二信号线与这些第一信号线交错，定义出多个像素区，且与这些第一信号线电性绝缘。各主动元件配置于这些像素区的其中一个中，且与这些第一信号线的其中一条及这些第二信号线的其中一条电性连接。各像素电极配置于这些像素区的其中一个中，且与这些主动元件的其中一个电性连接。这些选择线配置于这些第一信号线上方，与这些第一信号线交错以形成多个第一交错处及多个第二交错处，这些选择线在这些第一交错处与这些第一信号线电性连接，这些选择线在这些第二交错处与这些第一信号线电性绝缘，其中这些选择线与这些像素电极位于同一层，且与这些第二信号线电性绝缘。

在本发明一实施方式中，像素阵列进一步包含保护层，配置于这些选择线与这些第一信号线之间，这些选择线在这些第二交错处是通过保护层与这些第一信号线电性绝缘。

在本发明一实施方式中，像素阵列进一步包含第一绝缘层，配置于保护层与这些选择线之间，这些选择线在这些第二交错处是通过保护层及第一绝缘层与这些第一信号线电性绝缘。

在本发明一实施方式中，像素阵列进一步包含第二绝缘层位于这些选择线上。

在本发明一实施方式中，这些选择线的材料与这些像素电极的材料相同。