[发明专利]半导体器件及其制造方法

说明书

本发明提供了在栅绝缘膜中具有更少缺陷以及和改善的可靠性的半导体器件以及形成该半导体器件的方法。该半导体器件可以包括在基板上的栅绝缘膜和在栅绝缘膜上的栅电极结构。栅电极结构可以包括在栅绝缘膜上顺序层叠的下导电膜、硅氧化物膜和上导电膜。下导电膜可以包括阻挡金属层。

技术领域

本公开总地涉及电子学的领域，更具体地，涉及半导体器件及制造该半导体器件的方法。

背景技术

信息媒体的增加的分布已经导致半导体器件的功能性的显著进步。为了提高竞争力，更高集成可以被用于新半导体器件以满足对于更低成本和更高品质的需求。半导体器件的按比例缩小可以继续以实现更高集成。

研究已经增加了半导体器件的操作速度并且已经提高了其集成。半导体器件可以包括MOS晶体管。为了提高半导体器件的密度，MOS晶体管的栅极可以在尺寸上减小，并且栅极的下面的沟道区也可以变窄。

发明内容

一种半导体器件可以包括在基板上的栅绝缘层和在栅绝缘层上的栅电极结构。栅电极结构可以包括在栅绝缘层上顺序层叠的下导电层和上导电层以及在下导电层和上导电层之间的插入绝缘层，并且下导电层可以包括阻挡金属层。该插入绝缘层可以包括硅氧化物、硅氮氧化物、硅氮化物和/或锗氧化物，在以下描述中，以插入绝缘层为硅氧化物层为例进行说明，但是不限于此。

在不同的实施方式中，栅电极结构还可以包括在硅氧化物层和下导电层之间的半导体衬层。

根据不同的实施方式，半导体衬层可以包括硅层。

在不同的实施方式中，半导体器件还可以包括在基板上的层间绝缘层。层间绝缘层可以包括沟槽，并且栅绝缘层可以沿沟槽的侧壁和底表面延伸。

在不同的实施方式中，栅电极结构可以在沟槽的下部分，半导体器件还可以包括在上导电层上的盖图案。盖图案可以在沟槽的上部分中。

在不同的实施方式中，栅绝缘层可以包括在基板上顺序层叠的界面层和高-k绝缘材料层。

根据不同的实施方式，界面层可以包括硅氧化物。

在不同的实施方式中，半导体器件还可以包括在基板和栅绝缘层之间的沟道层。沟道层可具有与基板的晶格常数不同的晶格常数。

在不同的实施方式中，半导体器件还可以包括从基板突出的鳍形有源区，而且栅电极结构交叉该鳍形有源区。

一种半导体器件可以包括从基板突出的鳍形有源区和在基板上的场绝缘层。场绝缘层可以在鳍形有源区的下部分的侧部并且可以暴露鳍形有源区的上部分。半导体器件还可以包括沿场绝缘层的上表面和鳍形有源区的上部分的表面延伸的栅绝缘层以及在栅绝缘层上的栅电极结构。栅电极结构可以包括与栅绝缘层间隔开的插入绝缘层以及在插入绝缘层与栅绝缘层之间的阻挡金属层。该插入绝缘层可以包括硅氧化物、硅氮氧化物、硅氮化物和/或锗氧化物，在以下描述中，以插入绝缘层为硅氧化物层为例进行说明，但是不限于此。

根据不同的实施方式，硅氧化物层沿栅绝缘层的表面延伸。

在不同的实施方式中，栅绝缘层可以包括沿鳍形有源区的上部分的表面延伸的界面层，该界面层可以包括硅氧化物。

在不同的实施方式中，栅电极结构可以包括在硅氧化物层上的上导电层，以及该硅氧化物层可以在阻挡金属层和上导电层之间。

一种半导体器件可以包括：包含第一区域和第二区域的基板；在基板的第一区域上的第一栅绝缘层以及在第一栅绝缘层上的第一栅电极结构。第一栅电极结构可以包括在第一栅绝缘层上顺序层叠的第一下导电层、第一插入绝缘层和第一上导电层，并且第一下导电层可以包括第一阻挡金属层。该半导体器件还可以包括在基板的第二区域上的第二栅绝缘层和在第二栅绝缘层上的第二栅电极结构。第二栅电极结构可以包括在第二栅绝缘层上顺序层叠的第二下导电层和第二上导电层。