[发明专利]一种半导体器件及其制造方法和电子装置

权利要求书

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

提供半导体衬底，所述半导体衬底包括第一PMOS区和第二PMOS区，在所述半导体衬底上形成有若干间隔的纳米线，每个所述纳米线垂直于所述半导体衬底的表面；

在所述半导体衬底上形成功函数材料层，其中所述功函数材料层填充相邻所述纳米线之间的间隙，且所述功函数材料层的顶面低于所述纳米线的顶面；

在所述功函数材料层上形成分别环绕每个所述纳米线的侧壁的掩膜层，其中，环绕所述第一PMOS区内的所述纳米线的掩膜层具有第一厚度，环绕所述第二PMOS区内的所述纳米线的掩膜层具有第二厚度，所述第一厚度小于所述第二厚度；

以所述掩膜层为掩膜，蚀刻所述功函数材料层，以形成环绕每个所述纳米线的功函数层；

去除所述掩膜层；

在所述半导体衬底上形成金属栅电极层，所述金属栅电极层填充相邻所述纳米线之间的间隙，且其顶面与所述功函数层的顶面齐平。

2.如权利要求1所述的制造方法，其特征在于，所述半导体衬底还包括第一NMOS区，环绕所述第一NMOS区内的所述纳米线的掩膜层具有第三厚度，所述第三厚度小于所述第一厚度。

3.如权利要求2所述的制造方法，其特征在于，所述半导体衬底还包括第二NMOS区，环绕所述第二NMOS区内的所述纳米线的掩膜层具有第四厚度，所述第四厚度小于所述第三厚度。

4.如权利要求3所述的制造方法，其特征在于，

在所述第二PMOS区内环绕所述纳米线的侧壁的掩膜层包括第一掩膜材料层、第二掩膜材料层、第三掩膜材料层和第四掩膜材料层；

在所述第一PMOS区内环绕所述纳米线的侧壁的掩膜层包括所述第二掩膜材料层、所述第三掩膜材料层和所述第四掩膜材料层；

在所述第一NMOS区内环绕所述纳米线的侧壁的掩膜层包括所述第三掩膜材料层和所述第四掩膜材料层；

在所述第二NMOS区内环绕所述纳米线的侧壁的掩膜层包括所述第四掩膜材料层。

5.如权利要求4所述的制造方法，其特征在于，形成所述掩膜层的方法包括以下步骤：

在所述半导体衬底上沉积形成所述第一掩膜材料层，以包围高于所述功函数材料层顶面的所述纳米线的部分；

蚀刻去除所述第一NMOS区、所述第二NMOS区和所述第一PMOS区内的所述第一掩膜材料层；

在所述半导体衬底上沉积形成所述第二掩膜材料层，以包围高于所述功函数材料层顶面的所述纳米线的部分；

蚀刻去除所述第一NMOS区和所述第二NMOS区内的所述第二掩膜材料层；

在所述半导体衬底上沉积形成第三掩膜材料层，以包围高于所述功函数材料层顶面的所述纳米线的部分；

蚀刻去除所述第二NMOS区内的所述第三掩膜材料层；

在所述半导体衬底上沉积形成第四掩膜材料层，以包围高于所述功函数材料层顶面的所述纳米线的部分。

6.如权利要求1所述的制造方法，其特征在于，形成所述功函数材料层的方法包括以下步骤：

在所述半导体衬底上沉积形成所述功函数材料层，以填充满所述纳米线之间的间隙，并溢出到所述纳米线的上方；

平坦化所述功函数材料层，停止于所述纳米线上；

回蚀刻去除部分所述功函数材料层。

7.如权利要求1所述的制造方法，其特征在于，蚀刻所述功函数材料层的方法使用反应离子蚀刻。

8.如权利要求1所述的制造方法，其特征在于，形成所述金属栅电极层的方法包括以下步骤：

在所述半导体衬底上沉积形成金属栅电极层，以填充所述纳米线之间的间隙并溢出到所述纳米线的上方；

平坦化所述金属栅电极层，停止于所述纳米线上；

回蚀刻去除部分所述金属栅电极层，以使所述金属栅电极层的顶面与所述功函数层的顶面齐平。