[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，其中，所述结构包括：衬底，所述衬底包括：器件区和分别位于器件区两侧的第一连接区和第二连接区；位于第一连接区衬底上的第一鳍部、以及位于第二连接区衬底上的第二鳍部，第一鳍部与第二鳍部平行排列，且第一鳍部和第二鳍部的延伸方向垂直于第一鳍部和第二鳍部的排列方向；位于器件区、第一连接区和第二连接区衬底中、以及第一鳍部和第二鳍部中的掺杂区；横跨于第一鳍部的部分顶部上的第一插塞；横跨于第二鳍部的部分顶部上的第二插塞。所述半导体结构在使用时，电流的流经通道的横截面积较大，因此，第一鳍部和第二鳍部与所述掺杂区之间的接触电阻较小，能够改善所述半导体结构性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而提高器件的性能。电阻元件是芯片上的重要元件。

电阻元件能够以包括电阻掺杂区的半导体层构成。所述电阻掺杂区中具有掺杂离子，可以通过调节所述掺杂离子的浓度对所述电阻元件的电阻值进行调节。而所述掺杂区的两端能够通过电互连结构与外部电路进行电连接。

所述掺杂区与电互连结构之间具有接触电阻，如果所述接触电阻过大，容易导致电阻元件产生较多的热量，从而引起自加热效应，此外，接触电阻过大还容易使所述电阻元件的电阻值过高，从而容易影响所述电阻元件的性能。

然而，现有的电阻元件的接触电阻较大，电阻元件的性能较差。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够改善所述半导体结构性能。

为解决上述问题，本发明提供一种半导体结构，包括：衬底，所述衬底包括：器件区和分别位于所述器件区两侧的第一连接区和第二连接区；位于所述第一连接区衬底上的第一鳍部、以及位于所述第二连接区衬底上的第二鳍部，所述第一鳍部与第二鳍部平行排列，且所述第一鳍部和第二鳍部的延伸方向垂直于所述第一鳍部和第二鳍部的排列方向；位于所述器件区、第一连接区和第二连接区衬底中、以及第一鳍部和第二鳍部中的掺杂区；横跨于所述第一鳍部的部分顶部上的第一插塞；横跨于所述第二鳍部的部分顶部上的第二插塞。

可选的，还包括：位于所述器件区掺杂区上的第三伪栅极。

可选的，还包括：横跨所述第一鳍部的第一伪栅极，所述第一伪栅极覆盖所述第一鳍部部分侧壁和顶部表面；横跨所述第二鳍部的第二伪栅极，所述第二伪栅极覆盖所述第二鳍部部分侧壁和顶部表面。

可选的，所述第三伪栅极的材料为多晶硅、多晶锗或多晶硅锗。

可选的，所述第三伪栅极延伸方向垂直或平行于所述第一鳍部和第二鳍部的延伸方向。

可选的，所述第一伪栅极和第二伪栅极的材料为多晶硅、多晶锗或多晶硅锗。

可选的，所述第一伪栅极和第二伪栅极延伸方向垂直于所述第一鳍部和第二鳍部的延伸方向。

可选的，还包括：覆盖所述第一鳍部和第二鳍部侧壁的介质层，所述第一连接区介质层中具有第一接触孔，所述第一接触孔底部暴露出所述第一鳍部顶部表面，所述第二连接区介质层中具有第二接触孔，所述第二接触孔底部暴露出所述第二鳍部顶部表面；所述第一插塞位于所述第一接触孔中，所述第二插塞位于所述第二接触孔中。

可选的，所述介质层还覆盖所述第三伪栅极、第一伪栅极和第二伪栅极顶部和侧壁表面。

可选的，还包括：位于所述器件区掺杂区上，所述第一鳍部之间衬底上以及所述第二鳍部之间衬底上的隔离结构；所述第三伪栅极位于所述隔离结构上。