[发明专利]一种离子注入能量测试结构及测试方法、电子装置

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种离子注入能量测试结构及测试方法、电子装置。

背景技术

近年来半导体制程技术突飞猛进，目前产品讲求轻薄短小，IC体积越来越小、功能越来越强、脚数越来越多，为了降低芯片封装所占的面积与改善IC效能，现阶段覆晶(Flip Chip)方式封装普遍被应用于绘图芯片、芯片组、存储器及CPU等。上述高阶封装方式单价高昂，如果能在封装前进行芯片测试，发现有不良品存在晶圆当中，即进行标记，直到后段封装制程前将这些标记的不良品舍弃，可省下不必要的封装成本。

目前工艺有一种常用的方法为晶圆可接受测试(wafer acceptance test，WAT)，所述WAT方法是针对专门测试图形(test key)进行测试通过电参数来控制各步工艺是否正常和稳定。在切割道上设置各种电参数测试结构，例如各种晶体管图案、电阻测试图案、漏电流/击穿测试图案，以决定晶圆是否经历正常的工艺。

在晶片的制备过程中离子注入工艺的使用越来越多，离子注入剂量以及注入能量直接影响器件的可靠性和电参数。

目前有很多测试结构可以监控注入剂量，但是没有结构能够监控注入能量。如果注入能量在注入过程中发生偏移，性能差或者失效的晶圆不能在WAT测试中被察觉，从而直接发送给客户。

因此，目前需要对目前所述测试结构做进一步的改进，以便消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明提供了一种离子注入能量测试结构，所述测试结构包括：

半导体衬底，具有第一导电类型；

第二注入区域，位于所述半导体衬底中，具有第二导电类型；

第一注入区域，位于所述第二注入区域中，具有第一导电类型；

其中，所述半导体衬底和所述第二注入区域电连接至接地端，所述第一注入区域上施加有应力电流。

可选地，所述第二注入区域的顶部与所述第一注入区域的顶部平齐，并且所述第一注入区域顶部以下的部分被所述第二注入区域包围。

可选地，所述第二注入区域的顶部与所述半导体衬底的顶部平齐，并且所述第二注入区域顶部以下的部分被所述半导体衬底包围。

可选地，所述测试结构包括第一焊盘、第二焊盘和第三焊盘；

其中，所述第一焊盘的一端电连接至所述第一注入区域，所述第一焊盘的另一端上施加有所述应力电流；

所述第二焊盘的一端电连接至所述第二注入区域，所述第二焊盘的另一端电连接至所述接地端；

所述第三焊盘的一端电连接至所述半导体衬底，所述第三焊盘的另一端电连接至所述接地端。

可选地，所述第一导电类型为P型，所述第二导电类型为N型。

可选地，所述测试结构还包括基准结，所述基准结的注入能量为基准能量并且所述基准结具有基准电阻。

本发明还提供了一种上述测试结构的测试方法，其特征在于，所述方法包括：

将所述半导体衬底和所述第二注入区域电连接至接地端，并在所述第一注入区域上施加应力电流；

测试所述第一注入区域和所述第二注入区域形成的结的电阻，并根据所述电阻分析离子注入能量。

可选地，当所述电阻大于基准电阻时，所述结远离所述半导体衬底的表面，所述第一注入区域中离子注入的能量大于基准能量。

可选地，当所述电阻小于基准电阻时，所述结靠近所述半导体衬底的表面，所述第一注入区域中离子注入的能量小于基准能量。

可选地，所述电阻的测试方法包括：

测试所述第二离子注入区域上的电压，根据所述电压和所述应力电流计算所述电阻。

本发明还提供了一种电子装置，所述电子装置包括上述的测试结构。

本发明还提供了一种电子装置，所述电子装置包括上述的测试结构。

本发明再一方面提供一种电子装置，包括前述的测试结构。