[发明专利]具有算术单元的DMA控制器

权利要求书

1.一种数字信号处理器，包括：

中央处理器单元CPU；

主系统存储器；以及

直接存储器存取DMA控制器，所述DMA控制器将所述CPU耦合到所述主系统存储器，所述DMA控制器用于根据来自所述CPU的初始化命令将数据从源存储器地址传送到目的地存储器地址，所述DMA控制器包括：

逻辑单元，用于对经由所述DMA控制器从所述源存储器地址传送到所述目的地存储器地址的数据流即时执行滤波器运算，其中所述滤波器运算包括乘以滤波器系数并相加，而无需所述CPU处理。

2.根据权利要求1所述的数字信号处理器，其中所述逻辑单元包括乘法器和累加器，并且其中所述滤波器运算包括乘法累加MAC运算。

3.根据权利要求1所述的数字信号处理器，其中所述逻辑单元还执行组合多个数据输入的算术运算，其中所述算术运算包括针对所述多个数据输入的加法、减法、乘法、平方根运算及其组合中的至少一种。

4.根据权利要求1所述的数字信号处理器，其中所述DMA控制器还包括：

存储所述数据流的历史值的输入寄存器和输出寄存器；以及

存储所述滤波器系数的查找表LUT存储器。

5.根据权利要求1所述的数字信号处理器，其中所述DMA控制器根据所述初始化命令，将输入存储器指针和输出存储器指针保存到 所述主系统存储器中的所述源存储器地址和所述目的地存储器地址，并且将查找表LUT指针保存到所述主系统存储器中存储所述滤波器系数的地址。

6.根据权利要求1所述的数字信号处理器，其中所述DMA控制器根据所述初始化命令，将输入存储器指针和输出存储器指针保存到所述主系统存储器中的所述源存储器地址和所述目的地存储器地址，并且将查找表LUT指针保存到所述DMA控制器中用于存储所述滤波器系数的本地存储器中的地址。

7.根据权利要求1所述的数字信号处理器，其中所述DMA控制器具有用于执行不同运算的硬件配置的多个子集，其中所述DMA控制器根据来自所述CPU的所述初始化命令选择所述子集中的至少一个，并且其中所述DMA控制器执行所选的运算，并在完成所述数据传送和所述运算时向所述CPU发送中断。

8.根据权利要求1所述的数字信号处理器，其中所述逻辑单元的所述滤波器运算的滤波器类型和滤波器长度由来自所述CPU的所述初始化命令指定。

9.根据权利要求1所述的数字信号处理器，其中所述DMA控制器还包括用于修改输入至和输出自所述DMA控制器的所述数据流的格式的二进制移位和掩码单元。

10.在具有中央处理器单元CPU和用于根据来自所述CPU的初始化命令在源和目的地之间传送数据的直接存储器存取DMA控制器的数字信号处理器中，所述DMA控制器包括：

多个DMA输入通道和至少一个DMA输出通道；

算术单元，用于对通过所述DMA控制器传送的数据即时执行算 术运算；

其中所述算术单元具有用于执行不同算术运算的硬件配置的多个子集，所述算术运算包括针对多个DMA输入通道上的数据的加法、减法、乘法、除法、平方根运算及其组合中的至少一种；

其中所述DMA控制器根据来自所述CPU的所述初始化命令选择所述子集中的至少一个；

其中所述DMA控制器执行至少一种所选的运算，并在完成所述数据传送和至少一种所选的运算时向所述CPU发送中断；

其中所述算术单元包括乘法器和累加器，并且所述算术运算包括乘法累加MAC滤波器运算，并且所述滤波器运算包括乘以滤波器系数并相加，而无需所述CPU处理；

用于存储所述数据流的历史值的输入寄存器和输出寄存器；以及

用于存储所述滤波器系数的查找表LUT存储器。