[发明专利]缓冲电路、半导体集成电路和包括缓冲电路的系统

权利要求书

1.一种缓冲电路，包括：

第一缓冲器，被配置成分别基于第一外部时钟信号和第二外部时钟信号的下降时间来产生第一预时钟信号；

第二缓冲器，被配置成分别基于第一外部时钟信号和第二外部时钟信号的上升时间来产生第二预时钟信号；

延迟控制块，被配置成基于第一预时钟信号和第二预时钟信号来产生多个延迟控制信号；

第一延迟器，被配置成响应于所述多个延迟控制信号来确定延迟时间，将第一预时钟信号延迟确定的延迟时间，以及输出第一内部时钟信号；以及

第二延迟器，被配置成基于所述多个延迟控制信号来确定延迟时间，将第二预时钟信号延迟确定的延迟时间，以及输出第二内部时钟信号。

2.根据权利要求1所述的缓冲电路，其中，第一缓冲器导致第一预时钟信号在第一外部时钟信号和第二外部时钟信号的相应下降时间处转变。

3.根据权利要求1所述的缓冲电路，其中，第二缓冲器导致第二预时钟信号在第一外部时钟信号和第二外部时钟信号的相应上升时间处转变。

4.根据权利要求1所述的缓冲电路，其中，延迟控制块将第一预时钟信号的相位与第二预时钟信号的相位进行比较，以及产生所述多个延迟控制信号。

5.根据权利要求4所述的缓冲电路，

其中，所述多个延迟控制信号包括第一延迟控制信号和第二延迟控制信号，以及

其中，当第一预时钟信号的相位和第二预时钟信号的相位相同时，延迟控制块将第一延迟控制信号使能，而当第一预时钟信号的相位和第二预时钟信号的相位彼此不同时，延迟控制块将第一延迟控制信号禁用，以及根据第一预时钟信号和第二预时钟信号之中的哪个预时钟信号的相位较早来判断是否将第二延迟控制信号使能。

6.根据权利要求5所述的缓冲电路，其中，延迟控制块包括：

相位比较器，被配置成将第一预时钟信号的相位与第二预时钟信号的相位进行比较，以及产生比较信号；以及

延迟控制信号发生器，被配置成响应于比较信号来产生第一延迟控制信号和第二延迟控制信号。

7.根据权利要求6所述的缓冲电路，

其中，当比较信号被保持在第一电平和第二电平中的任何一个电平处预定时间时，延迟控制信号发生器将第一延迟控制信号禁用以及根据保持的电平来将第二延迟控制信号使能或禁用，以及

其中，当比较信号在预定时间期间交替地转变到第一电平和第二电平时，延迟控制信号发生器将第一延迟控制信号使能。

8.根据权利要求6所述的缓冲电路，其中，延迟控制信号发生器包括：

第一锁存电路，被配置成将比较信号与第一预时钟信号同步，以及产生第一锁存信号；

第二锁存电路，被配置成将第一锁存信号与第一预时钟信号同步，以及产生第二锁存信号；以及

解码器，被配置成将第一锁存信号和第二锁存信号解码，以及产生第一延迟控制信号和第二延迟控制信号。

9.根据权利要求1所述的缓冲电路，其中，第一延迟器响应于所述多个延迟控制信号而不延迟第一预时钟信号，以及输出第一内部时钟信号，或者响应于所述多个延迟控制信号而将第一预时钟信号延迟确定的延迟时间，以及输出第一内部时钟信号。

10.根据权利要求9所述的缓冲电路，

其中，所述多个延迟控制信号包括第一延迟控制信号和第二延迟控制信号，以及

其中，第一延迟器包括：

开关，被配置成当第一延迟控制信号被使能时，输出第一预时钟信号作为第一内部时钟信号；以及

延迟开关，被配置成当第二延迟控制信号被使能时，将第一预时钟信号延迟并且输出第一内部时钟信号。

11.根据权利要求9所述的缓冲电路，其中，第二延迟器响应于所述多个延迟控制信号而不延迟第二预时钟信号，以及输出第二内部时钟信号，或者响应于所述多个延迟控制信号而将第二预时钟信号延迟确定的延迟时间，以及输出第二内部时钟信号。