[发明专利]半导体结构及其制作方法

说明书

技术领域

本发明涉及一种半导体结构及其制作方法，特别是涉及一种具有埋设于基板中的互连电容的半导体结构及其制作方法。

背景技术

半导体积体电路工业历经了快速的成长，在成长期间，半导体装置的尺寸和形状也大幅缩减，并且，为了提升半导体装置的表现，通常会放置去耦电容(decoupling capacitor，DECAP)以降低电源供应杂讯和电压波动，并维持电源和信号的完整性。一般来说，去耦电容常被用于多种积体电路中，像是互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)。

然而，由不同电源供应器所提供的电压变化幅度大，因此，并不容易提供足够的去耦电容以满足所有种类的电源供应器，特别是那些提供高电压的电源供应器，通常需要高电容值的去耦电容以降低杂讯。一般来说，具有高电容值的去耦电容通常需要大量的安装空间，这使得小尺寸的半导体不容易有空间来安装足够的去耦电容以满足各电源供应器。因此，亟需一种包含具有高电容值且小尺寸的改良电容结构的半导体结构及其制作方法。

发明内容

本发明的目的在于提供一种导体结构及其制作方法，半导体结构为小尺寸，其电容值可以被轻易调整以满足所有种类的电源供应器，且其制作方法并具有制作过程简单及低成本的优势。

本发明提供一种半导体结构。半导体结构包含基板和电容结构，基板具 有第一盲孔及沟槽，第一盲孔连通沟槽，第一盲孔具有第一深度，沟槽具有小于第一深度的第二深度，电容结构包含第一内导体、第一内绝缘体及外导体，第一内导体位于第一盲孔中，第一内绝缘体环绕第一内导体，外导体具有第一部分环绕第一内绝缘体，及一延伸部分从第一部分延伸出来，第一部分位于第一盲孔中，延伸部分位于沟槽中，第一内导体是借由第一内绝缘体与外导体隔离。

在一实施方式中，在俯视下，其中延伸部分的面积小于第一部分、第一内绝缘体及第一内导体的总面积。

在一实施方式中，其中延伸部分的厚度小于第一部分、第一内绝缘体及第一内导体的总厚度。

在一实施方式中，半导体结构进一步包含第二盲孔、外导体的第二部、第二内绝缘体及第二内导体，第二盲孔连通沟槽并位于基板中，外导体的第二部分位于第二盲孔中，第二内绝缘体埋设于外导体的第二部分中，第二内导体埋设于第二内绝缘体中。

在一实施方式中，半导体结构进一步包含第一金属层，其接触外导体，以及第二金属层，其接触第一内导体及第二内导体。

在一实施方式中，半导体结构进一步包含外绝缘体，其位于基板及外导体之间。

在一实施方式中，外绝缘体具有厚度，厚度小于沟槽的第二深度。

在一实施方式中，外绝缘体及延伸部分的组合厚度等于沟槽的第二深度。

在一实施方式中，延伸部分的厚度等于沟槽的第二深度。

在一实施方式中，延伸部分的厚度不同于第一部分的厚度。

在一实施方式中，电容结构与基板共平面。

本发明提供一种制作半导体结构的方法，此方法包含以下步骤，在基板中形成第一盲孔及沟槽，第一盲孔连通沟槽，第一盲孔具有第一深度，沟槽 具有小于第一深度的第二深度；形成外导体，其具有第一部分于第一盲孔中，及一延伸部分于沟槽中；在第一部分上形成第一内绝缘体；以及在第一内绝缘体上形成第一内导体，并借由第一内绝缘体与第一部分隔离。

在一实施方式中，此方法进一步包含以下步骤，形成第二盲孔，第二盲孔连通沟槽且位于基板中；在第二盲孔中形成外导体的第二部分；在第二部分上形成第二内绝缘体；以及在第二内绝缘体上形成第二内导体，并借由第二内绝缘体与第二部分隔离。

在一实施方式中，第二盲孔具有第三深度，第三深度大于沟槽的第二深度。

在一实施方式中，第一盲孔的第一深度不同于第二盲孔的第三深度。

在一实施方式中，在形成外导体前，此方法进一步包含在第一盲孔及沟槽中形成外绝缘体。

在一实施方式中，外绝缘体的厚度小于沟槽的第二深度。

在一实施方式中，外导体填满沟槽。

在一实施方式中，此方法进一步包含形成第一金属层接触外导体，以及第二金属层接触第一内导体及第二内导体。

在一实施方式中，形成第一盲孔及沟槽是借由激光钻孔、干蚀刻或湿蚀刻进行。