[发明专利]使用紧凑的运算处理元件进行处理的计算设备

权利要求书

1.一种计算设备，所述计算设备包括至少一个运算元件；

其中所述至少一个运算元件能被配置成对一组输入信号执行运算操作，以产生输出信号；

其中所述一组输入信号中的每个信号代表根据数字表示的数值；

其中所述输出信号代表根据所述数字表示的数值；

其中由所述数字表示所代表的所述数值的数值范围至少是从六万五千分之一至六万五千；

其中对于所述运算操作的有效的输入的特定比例X％，所述X至少等于5，当所述至少一个运算元件对所述有效的输入的特定比例X％的输入信号执行所述运算操作时，由所述输出信号代表的数值与对由所述有效的输入的特定比例X％的输入信号代表的数值执行所述运算操作所得的数学上正确的结果相比，具有相对误差E％，所述E至少等于0.2；

并且，其中在所述设备中的所述至少一个运算元件的数量超过在所述设备中的被设计成执行具有至少32位字长的浮点数的浮点运算加法、减法、乘法和除法的运算元件的数量。

2.如权利要求1所述的设备，其中所述至少一个运算元件包括现场可编程门阵列FPGA的至少一部分。

3.如权利要求1所述的设备,其中所述设备中的所述至少一个运算元件的数量超过在所述设备中的被设计成执行传统精度的具有32位或更多位的字长的浮点运算加法、减法、乘法和除法的执行单元的总的数量，超过后者的执行单元的总的数量的三倍加20个之和。

4.如权利要求3所述的设备，其中所述至少一个运算元件包括现场可编程门阵列FPGA的至少一部分。

5.如权利要求1所述的设备，其中所述设备中的所述至少一个运算元件的数量超过在所述设备中的被设计成执行传统精度的具有32位或更多位的字长的浮点运算加法、减法、乘法和除法的执行单元的总的数量，超过后者的执行单元的总的数量的五倍加50个之和。

6.如权利要求1所述的设备，其中在所述设备中的所述至少一个运算元件的数量超过在设备中的被设计成执行传统精度的具有32位或更多位的字长的浮点运算加法、减法、乘法和除法的执行单元的总的数量，超过后者的执行单元的总的数量的五倍加1000个之和。

7.如权利要求1所述的设备，其中所述设备中的所述运算元件的数量超过在所述设备中的被设计成执行传统精度的具有32位或更多位的字长的浮点运算加法、减法、乘法和除法的执行单元的总的数量，超过后者的执行单元的总的数量的五倍加100个之和。

8.如权利要求1所述的设备，其中在所述设备中的所述至少一个运算元件的数量超过在设备中的被设计成执行传统精度的具有32位或更多位的字长的浮点运算加法、减法、乘法和除法的执行单元的总的数量，超过后者的执行单元的总的数量的五倍加5000个之和。

9.如权利要求1所述的设备，其中所述X至少等于10。

10.如权利要求1所述的设备，其中所述运算操作是乘法。

11.如权利要求1所述的设备，还包括：

数字处理器，其用于控制所述至少一个运算元件的操作。

12.如权利要求11所述的设备，还包括：

存储器，所述至少一个运算元件能够对所述存储器进行本地访问。

13.如权利要求12所述的设备，其中所述设备使用数字技术在硅芯片上实现。