[发明专利]一种适用于高速模数转换器的低延时比较器

说明书

本发明公开了一种适用于高速模数转换器的低延时比较器，包括两级可再生比较电路，第一级可再生比较电路包括输入电路、复位电路和第一可再生电路，第二级可再生比较电路包括比较复位电路和第二可再生电路。相对于传统可再生动态比较器和传统双尾电流动态比较器，本发明在不增加额外版图面积的前提下，改进了电路结构。经过改进的新电路结构，通过两级可再生比较电路形成正反馈，减小了比较器的延时，同时隔离了输入对管与敏感节点，减小了敏感节点对于输入端产生的回踢噪声。相比于传统双尾电流动态比较器，本案提出的两级可再生动态比较器具有延迟时间短失调误差小的特点，特别适用于高速模数转换系统。

技术领域

本发明涉及一种适用于高速模数转换器的低延时比较器。

背景技术

随着LTE等现代通信技术的发展，低功耗和高速已成为模数转换器(Analog toDigital Converter，ADC)设计的两大主流方向。由于大多数ADC都需要比较器来完成模拟信号到数字信号的转换，在高速ADC系统设计中，高速低延时比较器的设计十分重要，这关系到整个ADC的速度、精度、功耗和芯片的面积，因此低延时的比较器对于减小整个电路的速度、精度、多通道间的匹配性等具有重要地位。

发明内容

发明目的：针对传统动态可再生比较器延迟时间长的特点，本发明提出一种应用于高速模数转换器的低延时比较器，通过减小第一阶段的放电时间，同时增大可再生阶段的初始电压，以减小第二阶段可再生锁存的时间，进而减小比较器整体的延迟时间，有效的提高了比较器的速度。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种适用于高速模数转换器的低延时比较器，包括两级可再生比较电路，第一级可再生比较电路包括输入电路、复位电路和第一可再生电路，第二级可再生比较电路包括比较复位电路和第二可再生电路；

所述第一级可再生比较电路包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第九NMOS管MN9、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4，其中：第一NMOS管MN1、第二NMOS管MN2构成输入电路，第三PMOS管MP3和第四PMOS管MP4构成复位电路，第三NMOS管MN3、第四NMOS管MN4和第一PMOS管MP1、第二PMOS管MP2构成第一可再生电路；

所述第二级可再生比较电路包括第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第五PMOS管MP5、第六PMOS管MP6和第七PMOS管MP7，其中：第五NMOS管MN5、第六NMOS管MN6构成比较复位电路，第七NMOS管MN7、第八NMOS管MN8、第五PMOS管MP5、第六PMOS管MP6构成第二可再生电路；

输入电压经过输入电路送入第一可再生电路进行第一比较，第一次比较结果送入第二可再生电路进行第二次比较；第五NMOS管MN5和第六NMOS管MN6在时钟信号CK1为低电平时作为第二级可再生比较电路的复位电路，第五NMOS管MN5和第六NMOS管MN6在时钟信号CK1为高电平时作为第二级可再生比较电路的输入级，第二级可再生比较电路的输入级将第一次比较结果传递给第二可再生电路，通过第二可再生电路进一步形成正反馈加速比较结果的产生，时钟信号CK1为第一级可再生比较电路的时钟信号。

该电路的具体结构为：

第九NMOS管MN9的栅极接时钟信号CK1，第九NMOS管MN9的源极接地，第九NMOS管MN9的漏极接第一NMOS管MN1的源极和第二NMOS管MN2的源极；

第一NMOS管MN1的栅极接输入信号V_in，第一NMOS管MN1的源极接第二NMOS管MN2的源极和第九NMOS管MN9的漏极，第一NMOS管MN1的漏极接第三NMOS管MN3的源极；