[发明专利]FDSOI电容器

说明书

本发明涉及一种FDSOI电容器。本发明提供一种制造包括电容器结构的半导体装置的方法，包括步骤：提供SOI晶圆，该SOI晶圆包括衬底、形成于该衬底上方的氧化物埋层以及形成于该氧化物埋层上方的半导体层；移除该晶圆的第一区中的该半导体层，以暴露该氧化物埋层；在该第一区中的该暴露氧化物埋层上方形成介电层；以及在该介电层上方形成导电层。另外，本发明提供一种包括形成于晶圆上的电容器的半导体装置，其中该电容器包括：第一电容器电极，包括该晶圆的掺杂半导体衬底；电容器绝缘体，包括该晶圆的超薄氧化物埋层以及形成于该超薄氧化物埋层上的高k介电层；以及第二电容器电极，包括形成于该高k介电层上方的导电层。

技术领域

本发明通常涉及集成电路领域，尤其涉及全耗尽绝缘体上硅(Fully DepletedSilicon-on-Insulator)制造技术中的电容器。

背景技术

集成电路通常包括大量电路元件，这些电路元件构成电路。除主动装置例如场效应晶体管和/或双极性晶体管以外，集成电路可包括被动装置，例如电阻器、电感器和/或电容器。

随着半导体装置的集成密度增加，由独立装置占据的面积持续缩小。尽管如此，但用以储存数据的电容器(例如动态随机访问存储器(DRAM))需要有足够的电容，而不论该电容器所占据的面积降低。除利用集成电路中金属线之间的原生或“寄生”金属间电容量的原生电容器以外，还有金属-绝缘体-金属(metal-insulator-metal；MIM)电容器。相应地，金属-绝缘体-金属(MIM)电容器(其中，下电极与上电极由金属构成并被绝缘材料层隔开)正被用于许多集成电路产品。金属-绝缘体-金属电容器可用于CMOS、BICMOS以及双极性集成电路。金属-绝缘体-金属电容器的典型应用包括例如模拟-数字转换器或数字-模拟转换器中的滤波及模拟电容器，射频振荡器、谐振电路以及匹配网络中的去耦电容器、射频耦合及射频旁路电容器。

现有技术的电容器存在下列问题。垂直自然电容器以及指状金属-氧化物-金属电容器因所用的超低k介电质的低介电常数值而显示不足的电容，原则上，无论如何，这些介电质需要大面积来提供较大电容。另一方面，原则上，横向电容器的电压受所用的超低k介电质的操作可靠性限制。此外，金属化/导线层中的传统MIM电容器需要复杂的集成方案。

通常在用于多个目的(例如用于去耦)的集成电路中形成多个被动电容器。集成电路中的去耦是用以降低快速开关晶体管的开关噪声的一个重要方面，因为去耦电容器可在电路的特定点例如在快速开关晶体管的位置处提供能量，并因此降低电压变化，不然，该电压变化可能不当地影响晶体管所表示的逻辑状态。由于这些电容器通常形成于主动半导体区中及上，因此该些去耦电容器消耗较大的芯片面积。通常，这些电容器以平面式配置形成于主动半导体区上方，该主动半导体区充当第一电容器电极。电容器介电质在制造场效应晶体管的栅极绝缘层的制造方法期间形成，其中，栅极材料通常与栅极电极结构一起被图案化，以充当第二电容器电极。因此，除芯片面积的显着消耗以外，在需要高电容去耦元件的装置中可能遭遇增加的漏电流，从而显着影响总静态泄漏消耗并因此影响集成电路的总功耗。对于先进的应用，就功耗和/或热管理来说，可能无法接受高额静态功耗，因此，通常可使用双栅极氧化物制造方法来增加电容器的介电层的厚度，从而降低这些元件的漏电流。

请参照图1a至1c，现在将说明用以形成包括具有中等漏电流的高电容去耦电容器的半导体装置的典型现有技术流程。图1a示意处于特定制造阶段的半导体装置100的剖视图。半导体装置100包括衬底101，例如硅衬底，该衬底包括用以接纳晶体管元件的第一半导体区130以及用以接纳具有高电容的去耦电容器的第二半导体区120。因此，相对半导体区130，半导体区120可能占用装置100的功能块的较大部分。第一及第二半导体区130、120分别由隔离结构102包围。第一半导体区130以及部分相应的隔离结构102被掩膜层103覆盖，掩膜层103可由光阻剂组成。第二半导体区120包括具有因离子注入(如105所示)而引起的严重晶格损伤的表面部分104。