[发明专利]包括无空隙孔的电子组件

说明书

一种方法，其包括：用导电材料对芯的两侧和芯的通孔电镀以用导电材料覆盖芯的两侧并且在通孔中形成导电桥，其中芯具有大于200微米的厚度；蚀刻覆盖芯的两侧的导电材料来使导电材料的厚度减少至大约1微米；向芯应用膜抗蚀剂；使抗蚀剂膜曝光和显影以在芯的两侧上的导电材料上形成图案；以及将附加导电材料电镀到（i）芯的两侧上的导电材料（ii）通孔内的导电材料；以及（iii）导电桥上以用导电材料填充通孔而没有任何空隙并且在芯的两侧上形成导电图案。

背景技术

在芯层上形成铜图案存在两个常规途径。典型的铜图案包括芯的两侧上的铜迹线和延伸通过芯的铜填充通孔过孔。

一个已知图案化技术涉及用电解铜覆盖芯的两侧并且还用电解铜填充芯中的激光钻削通孔。芯的两侧然后被消减图案化并且蚀刻以便在芯的两侧上形成导电迹线。

有关该已知技术的缺点之一是可以用电解铜的消减图案化实现的最细线间隔对于25um铜迹线是50/50。这些线间隔限制抑制了制作更小和更快电子装置的能力。

另一个已知技术涉及使用改良半加成工艺（mSAP）来使芯层图案化。mSAP通过图案电镀工艺来填充芯中的通孔。使用图案电镀工艺可以在芯上实现较细的线间隔（例如，在25um铜迹线上<20/20）。

在使用该常规mSAP时的缺点之一是在图案电镀工艺之后通孔中存在典型地不期望的大空隙。芯中的通孔内的这些不期望的大空隙可能由于不需要的空隙迁移而导致芯具有可靠性失效。

附图说明

图1是说明包括具有空隙的通孔的现有技术的电子组件的示意侧视图。

图2是说明包括没有空隙的通孔的示例电子组件的示意侧视图。

图3是将现有技术的电子组件制造方法与示例电子组件制造方法相比较的工艺流程表。

图4A-4D示出在对于图3中示出的示例方法的工艺流程的各种阶段的示例电子组件的示意侧视图。

图5是将现有技术的电子组件制造方法与另一个示例电子组件制造方法相比较的工艺流程表。

图6A-6D示出在对于图5中示出的示例方法的工艺流程的各种阶段的示例电子组件的示意侧视图。

图7是比较根据图3和5中示出的现有技术制造方法和示例制造方法制作的电子组件的线间隔能力的表。

图8是说明制造包括无空隙通孔的电子组件的示例方法的流程图。

图9是说明制造包括无空隙通孔的电子组件的另一个示例方法的流程图。

图10是包括本文描述的电子组件和/或方法的电子设备的框图。

具体实施方式

下面描述和附图充分说明特定实施例以使本领域内技术人员能够实践它们。其它实施例可以包含结构、逻辑、电、工艺和其它改变。一些实施例的部分和特征可以包括在其它实施例的那些部分和特征中或代替它们。权利要求中阐述的实施例包含那些权利要求的所有可用等同物。

如在本申请中使用的例如“水平的”的取向术语关于与晶片或衬底的常规平面或表面平行的平面来定义，而不管晶片或衬底的取向。术语“垂直”指的是与如上面定义的水平正交的方向。诸如“在……上”、“侧”（如在“侧壁”中）、“更高”、“更低”、“在……上方”以及“在……下面”的介词关于在晶片或衬底的顶部表面上的常规平面或表面来定义，而不管晶片或衬底的取向。

电子组件和方法可以克服与现有技术的电子组件和方法关联的缺点。本文描述的电子组件和方法产生无空隙过孔。

在常规工艺中使用的水平工具典型地利用辊，其损害面板上的干膜抗蚀剂。本文描述的示例电子组件和方法可以容易地与垂直镀层系统一起使用使得产生的电子组件生成无空隙过孔。