[发明专利]目标为可编程集成电路的异构型多处理器程序编译

说明书

OpenCL程序编译可以包括使用处理器生成对异构多处理器设计的第一内核的寄存器传输级(RTL)描述(705)并将所述第一内核的RTL描述与基础平台电路设计集成(710)。所述基础平台电路设计为异构多处理器设计的主机提供可编程集成电路内的静态接口。可以使用所述处理器从所述的第一内核的RTL描述生成第一配置比特流(715)。所述第一配置比特流指定所述第一内核的硬件实现和所述配置比特流的支持数据。所述第一配置比特流和所述支持数据可以被包括在二进制容器内(720)。

技术领域

本公开涉及集成电路(IC)，并且更具体涉及将可编程IC并入到异构型多处理器设计中。

背景技术

异构型多处理器框架提供跨平台的标准，并支持现代处理器、服务器、手持/嵌入式设备等的并行编程。开放计算语言(Open Computing Language，简称OpenCL)是用于编写可跨异构型计算平台执行的程序的异构型多处理器框架的示例。异构型计算平台可以包括中央处理单元(CPU)、图形处理单元(GPU)、或数字信号处理器(DSP)等。

异构型多处理器程序(例如，OpenCL程序)包括在主机系统上执行的部分和在设备上执行的一个或多个其他部分。通常，主机系统包括CPU，而设备可以为GPU、DSP等。在设备上执行的可以被称为内核的部分可以是用OpenCL，OpenCL C或另一适用于异构型多处理器框架或OpenCL语言的高级编程语言编写的。在主机上执行的部分可以用例如C或C++编程，并且控制跨各种设备的异构型多处理器环境。

虽然上述环境本质上是异构型的，但是每个特定设备(无论是DSP还是GPU)都具有静态架构。相比之下，诸如现场可编程门阵列(FPGA)的可编程IC具有非常灵活的硬件架构，其可用于硬件加速。然而，为了使用可编程IC作为设备，在可编程IC内实现的电路必须能够与主机交互并在异构型多处理器环境的场景中操作。

发明内容

一种方法包括：使用处理器来生成异构型多处理器设计的第一内核的寄存器传输级(RTL)描述，将所述的第一内核的RTL描述与在可编程集成电路(IC)内提供静态区域的基础平台电路设计集成，所述可编程集成电路向所述异构型多处理器设计的主机提供接口，并且使用处理器并从所述的第一内核的RTL描述生成指定第一内核的硬件实现的第一配置比特流和所述配置比特流的支持数据。所述方法还包括在二进制容器内包含第一配置比特流和支持数据。

一种方法包括：使用处理器来生成异构型多处理器设计的第一内核的RTL描述，将所述的第一内核的RTL描述与基础平台电路设计集成，所述基础平台电路设计在可编程IC内提供静态接口给异构型多处理器设计的主机，并且使用处理器并从所述的第一内核的RTL描述生成所述第一内核的RTL描述的支持数据。该方法还包括在二进制容器内包含所述第一内核的RTL描述和支持数据。

一种系统可以包括被编程以启动可执行操作的处理器。所述可执行操作包括：生成异构型多处理器设计的第一内核的RTL描述，将所述的第一内核的RTL描述与在可编程IC内提供静态区域的基础平台电路设计集成，所述可编程IC向所述异构型多处理器设计的主机提供接口，从所述第一内核的RTL描述生成指定第一内核的硬件实现的第一配置比特流以及用于所述配置比特流的支持数据。该方法还可以包括将所述第一配置比特流和支持数据包含在二进制容器内。

本发明内容部分仅用于介绍某些概念，而不是确认所要求保护的主题的任何关键或基本特征。本发明的布置的其他特征将从附图和下面的详细描述中被认识。

附图说明

本发明的装置在附图中以举例的方式示出。然而，附图不应被解释为将本发明的装置限制在仅仅是所示的具体实施方式中。通过阅读以下详细描述并参照附图，各方面和优点将变得显而易见。

图1是示出用于集成电路(IC)的示例性架构的框图；

图2是示出示例性数据处理系统(系统)的框图；