[发明专利]半导体层叠体

说明书

技术领域

本公开涉及一种半导体层叠体。

背景技术

其中在碳化硅(SiC)衬底上设置由碳化硅组成的外延层的技术是公知的(例如参考PTL 1)。

引用列表

专利文献

PTL 1：日本未审专利申请公布No.2013-34007

发明内容

根据本公开的半导体层叠体包括具有第一主表面以及与第一主表面相反的第二主表面的碳化硅衬底，以及由设置在第一主表面上的碳化硅组成的外延层。第二主表面具有0.1μm或更大且1μm或更小的粗糙度的平均值Ra，且标准偏差为所述平均值的25％或更小。

附图说明

图1是示出半导体层叠体的结构的截面示意图。

图2是示意性示出制造半导体层叠体的方法的流程图。

图3是用于说明制造半导体层叠体的方法的截面示意图。

图4是示出保持器的结构的示意性透视图。

具体实施方式

本发明人的研究已经显示出即使在外延层具有高质量时，对于通过采用包括设置在碳化硅衬底上的外延层的半导体层叠体制造半导体器件来说，在某些情况下，器件特性也会退化或者制造良率会降低。更具体地，在通过采用半导体层叠体制造半导体器件的过程中，会降低光刻过程中的精度，这会导致最终的半导体器件的特性的变化以及良率的降低。本发明人已经发现通过在预定范围内设定与其上设置外延层的主表面相反的碳化硅衬底的主表面(背表面)的粗糙度的平均值和变化而抑制上述问题的出现，但这通常未引起关注。具体地，通过将背表面的粗糙度的平均值Ra设定为0.1μm或更大且1μm或更小，且标准偏差为所述平均值的25％或更小，就可能抑制上述问题的出现。

而且，在其中电流在碳化硅衬底的厚度方向上流动的垂直型半导体器件中，在某些情况下会增大背电极的接触电阻。具体地，当制造包括设置在碳化硅衬底的背表面上的背电极的半导体器件时，提供在背电极和背表面之间形成欧姆结的步骤。在形成欧姆结的步骤中，在某些情况下可采用激光退火。通过将背表面的粗糙度的平均值Ra设定为0.1μm或更大且1μm或更小且标准偏差为所述平均值的25％或更小，能抑制激光退火过程中的热吸收的变化。因此，提高了背表面和电极之间的欧姆结的均匀性。即抑制了背电极的接触电阻的增大。

在根据本公开的半导体层叠体中，背表面的粗糙度的平均值Ra为0.1μm或更大且1μm或更小，且标准偏差为所述平均值的25％或更小。根据本公开，能提供一种半导体层叠体，其能稳定地赋予其中碳化硅被用作材料的半导体器件优良的特性。

例如，可如下地检查背表面(第二主表面)的粗糙度的平均值以及标准偏差。多次测量背表面的算数平均粗糙度(Ra)，且计算测量值的平均值以及标准偏差。可在径向上从背表面的中心执行该测量。将距离背表面的外周3mm内的区域排除在测量目标之外。对于每一个测量的测量距离例如是400μm。当从背表面的中心开始第一次测量并完成400μm的测量距离时，例如在径向上利用400μm的测量距离以10mm间隔执行下一次测量。重复这个过程直至测量区域达到距离背表面的外周3mm内的区域。随后，从已经获得的多个粗糙度(Ra)值计算整个背表面的平均值和标准偏差。为了测量粗糙度，例如可采用激光显微镜。对于激光显微镜来说，例如可采用Keyence公司制造的VK-8700或VK-9700。在使用这种激光显微镜中，物镜的放大率优选约5倍。

当第一主表面朝上放置时，半导体层叠体可具有大于0μm且10μm或更小的弯曲。为了测量弯曲，例如可采用TROPEL公司制造的FlatMaster，在FlatMaster中，测量不包括距离半导体层叠体的外周3mm以内的区域的区域。更具体地，借助激光一次照射测量区域的整个表面，且关于半导体层叠体的表面的水平中的差的信息被检测为干涉条纹。在测量设备中，最小二乘平面设定为参考平面，且半导体层叠体的中央部以及参考平面之间的差被计算为弯曲。当将待测量的表面朝下放置时，在弯曲值为正的情况下，半导体层叠体具有向上凸起的形状。另一方面，在弯曲值为负的情况下，半导体层叠体具有向下凸起的形状。如下所述，当第一主表面朝上放置时，具有大于0μm且10μm或更小的弯曲的半导体层叠体是有利的。