[发明专利]具有转变跟踪电路的交叉耦合式电平移位器

权利要求书

1.一种转变跟踪电路，包括：

节点，在所述节点处生成输出信号；以及

上拉和下拉电路，耦合到所述节点，所述上拉和下拉电路被配置成用于：

接收第一输入信号和第二输入信号，其中，在多个时间段中的每一个时间段期间，所述第一输入信号和所述第二输入信号各自执行第一转变和第二转变，由所述第一输入信号执行的所述第一转变比由所述第二输入信号执行的所述第一转变更早发生，并且由所述第二输入信号执行的所述第二转变比由所述第一输入信号执行的所述第二转变更早发生；

响应于由所述第一输入信号执行的所述较早的第一转变而从低电平开始拉高在所述节点处生成的所述输出信号的振幅；以及

响应于由所述第二输入信号执行的所述较早的第二转变而从高电平开始下拉在所述节点处生成的所述输出信号的所述振幅。

2.如权利要求1所述的转变跟踪电路，其中，所述上拉和下拉电路被配置成用于进行以下各项中的至少一项：开始上拉或开始下拉所述输出信号的所述振幅，而无需在所述上拉和下拉电路的上拉电路部分与下拉电路部分之间进行争用。

3.如权利要求1所述的转变跟踪电路，其中，所述上拉和下拉电路包括上拉电路部分和下拉电路部分，并且其中，所述上拉电路部分和所述下拉电路部分各自被配置成用于接收所述第一输入信号和所述第二输入信号两者。

4.如权利要求3所述的转变跟踪电路，其中，所述上拉电路部分包括第一p型金属氧化物半导体(PMOS)晶体管和第二PMOS晶体管，所述第一PMOS晶体管和所述第二PMOS晶体管各自具有耦合到所述输出节点的漏极端子，并且其中，所述下拉电路部分包括第一n型金属氧化物半导体(NMOS)晶体管和第二NMOS晶体管，所述第一NMOS晶体管和所述第二NMOS晶体管各自具有耦合到所述输出节点的漏极端子。

5.如权利要求1所述的转变跟踪电路，其中，所述上拉和下拉电路包括：

耦合到所述节点并且被配置成用于上拉和下拉在所述节点处的所述输出信号的所述振幅的第一晶体管的第一路径；

耦合到所述节点并且被配置成用于上拉和下拉在所述节点处的所述输出信号的所述振幅的第二晶体管的第二路径；以及

延迟电路，所述延迟电路被配置成用于：

接收所述输出信号；并且

向所述第一路径输出延迟输出信号，所述延迟输出信号在所述第二输入信号的所述第一转变发生之后从第一电平转变到第二电平，所述第一电平防止所述第一路径下拉所述输出信号的所述振幅，所述第二电平允许所述第一路径下拉所述输出信号的所述振幅。

6.如权利要求5所述的转变跟踪电路，其中，从所述延迟电路输出的所述延迟输出信号在所述第一输入信号的所述第二转变发生之后进一步从所述第二电平转变到所述第一电平。

7.如权利要求6所述的转变跟踪电路，其中，所述延迟电路被配置成用于将所述延迟输出信号输出到所述第一路径的n型金属氧化物半导体(NMOS)晶体管。

8.如权利要求7所述的转变跟踪电路，其中，所述延迟电路进一步被配置成用于将延迟输出信号输出到所述第一路径的p型金属氧化物半导体(PMOS)晶体管，其中，处于所述第一电平的所述延迟输出信号进一步允许所述第一路径上拉所述输出信号的所述振幅，并且其中，处于所述第二电平的所述延迟输出信号进一步防止所述第一路径上拉所述输出信号的所述振幅。

9.如权利要求6所述的转变跟踪电路，其中，所述的第二晶体管的所述第二路径被配置成用于在所述延迟输出信号从所述第二电平转变到所述第一电平时将所述输出信号维持在所述低电平。

10.如权利要求1所述的转变跟踪电路，进一步包括反相器电路，所述反相器电路被配置成用于：

接收第三输入信号；

反转所述第三输入信号以生成所述第二输入信号；并且

将所述第二输入信号输出到所述上拉和下拉电路。

11.如权利要求1所述的转变跟踪电路，其中，响应于由所述第二输入信号执行的所述较早的第二转变，所述上拉和下拉电路被配置成用于已经导通至少一个第一晶体管以上拉所述输出信号的所述振幅，并且已经导通多个第二晶体管以下拉所述输出信号的所述振幅，其中，所述至少一个第一晶体管的第一数量小于所述多个第二晶体管的第二数量。