[实用新型]一种基于LTPS的GOA电路及显示面板

权利要求书

1.一种基于LTPS的GOA电路，其特征在于，包括：

调制电路；

充电电路；

输入信号端、输出信号端；

所述调制电路及所述充电电路均连接所述输入信号端和所述输出信号端，使得所述调制电路及所述充电电路为并联连接关系。

2.根据权利要求1所述的基于LTPS的GOA电路，其特征在于，

所述充电电路是一开关，包括控制端、第一端、第二端；

所述输入信号端连接所述充电电路的所述第一端；

所述输出信号端分别连接所述充电电路的所述第二端及所述控制端。

3.根据权利要求2所述的基于LTPS的GOA电路，其特征在于，

所述开关是第十二晶体管，所述控制端是所述第十二晶体管的栅极，所述第一端是所述第十二晶体管的源极，所述第二端是所述第十二晶体管的漏极。

4.根据权利要求1所述的基于LTPS的GOA电路，其特征在于，

所述调制电路包括级联的H级GOA单元电路，第N级GOA单元电路包括：正反扫部分、控制输入部分、上拉维持部分、稳压部分、上拉辅助部分、控制输出部分，其中H和N均为正整数，N小于等于H；

所述正反扫部分包括第零晶体管、第一晶体管、第二晶体管、第三晶体管、正扫信号、反扫信号、第N+1级扫描驱动信号、第N-1级扫描驱动信号、第M+1组时钟信号、第M+3组时钟信号；所述正扫信号分别连接所述第一晶体管、所述第三晶体管的栅极，所述反扫信号分别连接所述第零晶体管、所述第二晶体管的栅极；所述第N+1级扫描驱动信号连接所述第零晶体管的源极，第N-1级扫描驱动信号连接所述第一晶体管的源极；所述第M+1组时钟信号连接所述第三晶体管的源极，所述第M+3组时钟信号连接所述第二晶体管的源极；所述第零晶体管及所述第一晶体管的漏极相连，所述第二晶体管及所述第三晶体管的漏极相连；

其中，当N等于1时，所述第N-1级扫描驱动信号连接启动信号，当N等于H时，所述第N+1级扫描驱动信号连接启动信号；

所述控制输入部分包括第四晶体管，第M+2组时钟信号；所述第四晶体管的源极连接所述第零晶体管及所述第一晶体管的漏极，所述第M+2组时钟信号连接所述第四晶体管的栅极。

所述上拉维持部分包括第五晶体管、第六晶体管、第八晶体管、第九晶体管、第一电容；所述第五晶体管的栅极连接第一节点，源极连接所述第四晶体管的漏极，漏极连接第一电位；所述第六晶体管的栅极连接所述第一节点，源极连接所述第八晶体管的漏极；所述第八晶体管的栅极连接所述第二晶体管及所述第三晶体管的漏极，源极连接第二电位，漏极连接所述第一节点；所述第九晶体管的栅极连接所述第一节点，源极连接所述第二节点，漏极连接所述第一电位；第一电容连接在所述第一节点与所述第一电位之间；

所述稳压部分包括第七晶体管，所述第七晶体管的栅极连接所述第二电位，所述第七晶体管的源极连接所述第四晶体管的漏极，所述第七晶体管的漏极连接所述第二节点；

所述上拉辅助部分包括第十一晶体管，所述第十一晶体管的栅极连接所述第零晶体管及所述第一晶体管的漏极，所述第十一晶体管的源极连接所述第一节点，所述第十一晶体管的漏极连接所述第一电位；

所述控制输出部分包括第十晶体管，第二电容；所述第十晶体管的栅极连接所述第二节点，源极连接第M组时钟信号，漏极与所述第九晶体管的源极连接；所述第二电容连接所述第二节点及所述第十晶体管的漏极；所述第十晶体管的漏极连接第N级扫描驱动信号；

其中M＝N，第M组时钟信号、第M+1组时钟信号、第M+2组时钟信号、第M+3组时钟信号是同一组时钟信号中周期循环的四组时钟信号。

5.根据权利要求4所述的基于LTPS的GOA电路，其特征在于，

所述第一电位是恒压正电位，所述第二电位是恒压负电位。

6.根据权利要求4所述的基于LTPS的GOA电路,其特征在于，

所述输入信号端连接所述第十晶体管的源极，同时连接所述第M组时钟信号，所述信号输出端连接所述第十晶体管的漏极，同时连接所述第N级扫描驱动信号。

7.根据权利要求4所述的基于LTPS的GOA电路,其特征在于，

所述第N+1级扫描驱动信号和/或所述第N-1级扫描驱动信号连接电路的启动信号。

8.一种显示面板，其特征在于，

包括基板及所述基板上的如权利要求1所述的基于LTPS的GOA电路。