[实用新型]信息交互系统中的供电电压正向检测电路

权利要求书

1.一种信息交互系统中的供电电压正向检测电路，其特征在于，包括第一电容、第二电容、第一电阻、第二电阻、第三电阻、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管；

所述第一电容的一端连接电源负极，所述第一电容的另一端连接所述第一电阻的一端、所述第三电阻的一端以及所述第二NMOS管的栅极，所述第二电容的一端连接电源正极，所述第二电容的另一端连接所述第二电阻的一端、所述第三电阻的另一端以及所述第一NMOS管的栅极，所述第一电阻的另一端适于接收第一偏置电流，所述第二电阻的另一端、所述第四NMOS管的源极、所述第五NMOS管的源极、所述第六NMOS管的源极以及所述第七NMOS管的源极接地；

所述第一NMOS管的漏极连接所述第三NMOS管的漏极、所述第三NMOS管的栅极、所述第一PMOS管的漏极、所述第一PMOS管的栅极以及所述第三PMOS管的栅极，所述第一NMOS管的源极连接所述第二NMOS管的源极和所述第四NMOS管的漏极，所述第四NMOS管的栅极连接所述第五NMOS管的栅极和所述第五NMOS管的漏极并适于接收第二偏置电流，所述第二NMOS管的漏极连接所述第三NMOS管的源极、所述第二PMOS管的漏极、所述第二PMOS管的栅极以及所述第四PMOS管的栅极，所述第三PMOS管的漏极连接所述第六NMOS管的漏极、所述第六NMOS管的栅极以及所述第七NMOS管的栅极，所述第四PMOS管的漏极连接所述第七NMOS管的漏极并适于输出第一检测信号，所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极以及所述第四PMOS管的源极适于接收工作电压。

2.根据权利要求1所述的信息交互系统中的供电电压正向检测电路，其特征在于，所述第三电阻为可调电阻。

3.根据权利要求1所述的信息交互系统中的供电电压正向检测电路，其特征在于，还包括缓冲器；

所述缓冲器适于对所述第一检测信号进行放大处理以产生第二检测信号。

4.根据权利要求3所述的信息交互系统中的供电电压正向检测电路，其特征在于，所述缓冲器包括第八NMOS管、第九NMOS管、第十NMOS管、第五PMOS管、第六PMOS管以及第七PMOS管；

所述第八NMOS管的栅极连接所述第五PMOS管的栅极并适于接收所述第一检测信号，所述第八NMOS管的漏极连接所述第五PMOS管的漏极、所述第九NMOS管的栅极以及所述第六PMOS管的栅极，所述第九NMOS管的漏极连接所述第六PMOS管的漏极、所述第十NMOS管的栅极以及所述第七PMOS管的栅极，所述第十NMOS管的漏极连接所述第七PMOS管的漏极并适于输出所述第二检测信号，所述第八NMOS管的源极、所述第九NMOS管的源极以及所述第十NMOS管的源极接地，所述第五PMOS管的源极、所述第六PMOS管的源极以及所述第七PMOS管的源极适于接收工作电压。

5.根据权利要求3所述的信息交互系统中的供电电压正向检测电路，其特征在于，还包括锁存器；

所述锁存器适于对所述第二检测信号进行锁存处理以产生报警信号。

6.根据权利要求5所述的信息交互系统中的供电电压正向检测电路，其特征在于，所述锁存器包括延时电路、二选一数据选择器、第一反相器以及第二反相器；

所述延时电路的输入端连接所述二选一数据选择器的第一输入端并适于接收所述第二检测信号，所述延时电路的输出端连接所述二选一数据选择器的控制端，所述二选一数据选择器的输出端连接所述第一反相器的输入端并适于输出所述报警信号，所述第一反相器的输出端连接所述第二反相器的输入端，所述第二反相器的输出端连接所述二选一数据选择器的第二输入端。

7.根据权利要求1至6任一项所述的信息交互系统中的供电电压正向检测电路，其特征在于，还包括偏置电流产生电路；

所述偏置电流产生电路适于提供所述第一偏置电流和所述第二偏置电流。

8.根据权利要求7所述的信息交互系统中的供电电压正向检测电路，其特征在于，所述偏置电流产生电路包括第十一NMOS管、第十二NMOS管、第十三NMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管以及第四电阻；

所述第十一NMOS管的栅极连接所述第十一NMOS管的漏极、所述第八PMOS管的漏极以及所述第九PMOS管的栅极，所述第十一NMOS管的源极、所述第十二NMOS管的源极以及所述第四电阻的一端接地，所述第八PMOS管的栅极适于接收启动信号，所述第八PMOS管的源极、所述第九PMOS管的源极、所述第十PMOS管的源极、所述第十一PMOS管的源极、所述第十二PMOS管的源极以及所述第十三PMOS管的源极适于接收工作电压；

所述第十二NMOS管的栅极连接所述第十二NMOS管的漏极、所述第九PMOS管的漏极、所述第十PMOS管的漏极以及所述第十三NMOS管的栅极，所述第十三NMOS管的源极连接所述第四电阻的另一端，所述第十三NMOS管的漏极连接所述第十PMOS管的栅极、所述第十一PMOS管的栅极、所述第十一PMOS管的漏极、所述第十二PMOS管的栅极以及所述第十三PMOS管的漏极，所述第十二PMOS管的漏极适于输出所述第一偏置电压，所述第十三PMOS管的漏极适于输出所述第二偏置电压。