[实用新型]一种高电源电压稳定性的环形时钟发生电路

说明书

技术领域

本实用新型涉及集成电路技术领域，尤其涉及一种高电源电压稳定性的环形时钟发生电路。

背景技术

时钟发生电路是目前模数混合集成电路中不可或缺的核心组成部分，其能够提供一定频率的时钟信号，供给数字电路进行采样、同步等信号处理。

环形时钟发生电路，结构简单，占用芯片面积较小，被广泛应用于模数混合信号处理电路中。但传统反相器结构的环形时钟发生电路的电源电压稳定性很差，其时钟周期完全由反相器的门延时时间决定，在电源电压降低时，延时时间将急剧变大，产生很大的频率偏移。并且，时钟频率也容易随着工艺和温度的变化而变化。

实用新型内容

本实用新型的目的在于提供一种高电源电压稳定性的环形时钟发生电路，旨在解决传统反相器结构的环形时钟发生电路电源电压稳定性差的问题。

本实用新型是这样实现的，一种高电源电压稳定性的环形时钟发生电路，包括依次连接的第一反相器和第二反相器，所述高电源电压稳定性的环形时钟发生电路还包括：

输出端接所述第一反相器的输出端，提供偏置电流的偏置电流产生电路；

与所述偏置电流产生电路的输出端连接，进行核心延时的核心延时电路；

连接于所述核心延时电路的输出端和所述第一反相器的输入端之间，进行短暂延时的短暂延时电路。

进一步的，所述偏置电流产生电路包括：

可变电阻、第一NMOS管、第二NMOS管和第一PMOS管；

所述第一NMOS管的漏极通过所述可变电阻接正电源，所述第一NMOS管的源极接地，所述第一NMOS管的栅极同时接所述第一NMOS管的漏极和所述第二NMOS管的栅极，所述第二NMOS管的源极接地，所述第二NMOS管的漏极接所述第一PMOS管的漏极，所述第一PMOS管的源极接正电源，所述第一PMOS管的栅极同时接所述第一PMOS管的漏极和所述核心延时电路。

进一步的，所述核心延时电路包括：

可变电容、第三NMOS管、第四NMOS管、第二PMOS管和第三PMOS管；

所述第三NMOS管的栅极接所述第一NMOS管的栅极，所述第三NMOS管的源极接地，所述第三NMOS管的漏极接所述第二PMOS管的漏极，所述可变电容接在所述第三NMOS管的漏极和源极之间，所述第四NMOS管的栅极接所述第三NMOS管的漏极，所述第四NMOS管的源极接地，所述第四NMOS管的漏极同时接所述第三PMOS管的漏极和所述短暂延时电路，所述第二PMOS管的栅极接所述第一反相器的输出端，所述第二PMOS管的源极接正电源，所述第三PMOS管的栅极同时接所述第一PMOS管的栅极和所述短暂延时电路，所述第三PMOS管的源极接正电源。

进一步的，所述短暂延时电路包括：

第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第四PMOS管、第五PMOS管、第六PMOS管和第七PMOS管；

所述第六NMOS管的栅极接所述第一NMOS管的栅极，所述第六NMOS管的源极接地，所述第六NMOS管的漏极接所述第五NMOS管的源极，所述第八NMOS管的栅极接所述第一NMOS管的栅极，所述第八NMOS管的源极接地，所述第八NMOS管的漏极接所述第七NMOS管的源极，所述第五NMOS管的栅极同时接所述第四NMOS管的漏极和所述第四PMOS管的栅极，所述第五NMOS管的漏极同时接所述第四PMOS管的漏极、所述第七NMOS管的栅极和所述第六PMOS管的栅极，所述第六PMOS管的漏极同时接所述第七NMOS管的漏极和所述第一反相器，所述第四PMOS管的源极接所述第五PMOS管的漏极，所述第六PMOS管的源极接所述第七PMOS管的漏极，所述第五PMOS管的栅极接所述第一PMOS管的栅极，所述第五PMOS管的源极接正电源，所述第七PMOS管的栅极接所述第一PMOS管的栅极，所述第七PMOS管的源极接正电源。

进一步的，所述可变电阻包括：

第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管；

所述第五电阻、第四电阻、第三电阻、第二电阻和第一电阻依次串联于正电源和所述第一NMOS管的漏极之间，所述第九NMOS管的源极和漏极分别接所述第一电阻的两端，所述第十NMOS管的源极和漏极分别接所述第二电阻的两端，所述第十一NMOS管的源极和漏极分别接所述第三电阻的两端，所述第十二NMOS管的源极和漏极分别接所述第四电阻的两端。

进一步的，所述可变电容包括：