[实用新型]一种具有驱动保护功能的单相全桥逆变主电路

权利要求书

1.一种具有驱动保护功能的单相全桥逆变主电路，其特征在于：包括微控制器模块(1)、单相全桥逆变主电路(7)和与所述微控制器模块(1)输出端相接的缓冲器(2)，所述缓冲器(2)的输出端接有第一驱动保护电路(3)、第二驱动保护电路(4)、第三驱动保护电路(5)和第四驱动保护电路(6)；所述第一驱动保护电路(3)的第一输出端、第二驱动保护电路(4)的第一输出端、第三驱动保护电路(5)的第一输出端和第四驱动保护电路(6)的第一输出端均与所述微控制器模块(1)相接，所述第一驱动保护电路(3)的第二输出端、第二驱动保护电路(4)第二输出端、第三驱动保护电路(5)第二输出端和第四驱动保护电路(6)的第二输出端均与所述单相全桥逆变主电路(7)相接；所述微控制器模块(1)为TMS320F28335DSP微控制器。

2.按照权利要求1所述的一种具有驱动保护功能的单相全桥逆变主电路，其特征在于：所述缓冲器(2)为芯片SN7407，所述芯片SN7407的第1引脚、第5引脚、第9引脚和第13引脚分别与所述TMS320F28335DSP微控制器的第16引脚、第17引脚、第18引脚和第19引脚相接，所述芯片SN7407的第7引脚接地，所述芯片SN7407的第14引脚与5V电源输出端相接。

3.按照权利要求2所述的一种具有驱动保护功能的单相全桥逆变主电路，其特征在于：所述第一驱动保护电路(3)包括型号为K841L的芯片K1和型号为PC817的芯片O1，所述芯片K1的第14引脚与SN7407的第2引脚相接，所述芯片K1的第15引脚通过并联的电阻Ri3和非极性电容Ci3与5V电源输出端相接，所述芯片K1的第2引脚通过并联的极性电容C13和非极性电容C9与芯片K1的第9引脚相接，所述芯片K1的第5引脚输出分两路，一路通过并联的电阻R12和电容C7与芯片O1的第1引脚相接，另一路与芯片O1的第2引脚相接；并联的电阻R12和电容C7与芯片O1的第1引脚的连接端通过电阻R6与芯片K1的第2引脚相接，所述芯片O1的第3引脚接地，所述芯片O1的第4引脚输出分两路，一路与TMS320F28335DSP微控制器的第66引脚相接，另一路与电阻R8的一端相接；电阻R8的另一端与3.3V电源输出端相接，所述芯片K1的第6引脚与二极管D1的阳极相接，二极管D1的阴极与二极管D5的阴极相接，所述芯片K1的第3引脚通过电阻R14与电阻R18的一端相接，所述芯片K1的第1引脚通过电阻Re1与电阻R18的另一端相接，电阻Re1与电阻R18的连接端输出分两路，一路通过并联的非极性电容C17和极性电容C18与芯片K1的第2引脚相接，另一路通过并联的非极性电容C25和极性电容C26与芯片K1的第9引脚相接；

所述第二驱动保护电路(4)包括型号为K841L的芯片K2和型号为PC817的芯片O2，所述芯片K2的第14引脚与SN7407的第6引脚相接，所述芯片K2的第15引脚通过并联的电阻Ri1和非极性电容Ci1与5V电源输出端相接，所述芯片K2的第2引脚通过并联的极性电容C14和非极性电容C10与芯片K2的第9引脚相接，所述芯片K2的第5引脚输出分两路，一路通过并联的电阻R10和电容C5与芯片O2的第1引脚相接，另一路与芯片O2的第2引脚相接；并联的电阻R10和电容C5与芯片O2的第1引脚的连接端通过电阻R2与芯片K2的第2引脚相接，所述芯片O2的第3引脚接地，所述芯片O2的第4引脚输出分两路，一路与TMS320F28335DSP微控制器的第67引脚相接，另一路与电阻R4的一端相接；电阻R4的另一端与3.3V电源输出端相接，所述芯片K2的第6引脚与二极管D2的阳极相接，二极管D2的阴极与二极管D6的阴极相接，所述芯片K2的第3引脚通过电阻R16与电阻R19的一端相接，所述芯片K2的第1引脚通过电阻Re3与电阻R19的另一端相接，电阻Re3与电阻R19的连接端输出分两路，一路通过并联的非极性电容C19和极性电容C20与芯片K2的第2引脚相接，另一路通过并联的非极性电容C27和极性电容C28与芯片K2的第9引脚相接；

所述第三驱动保护电路(5)包括型号为K841L的芯片K3和型号为PC817的芯片O3，所述芯片K3的第14引脚与SN7407的第8引脚相接，所述芯片K3的第15引脚通过并联的电阻Ri4和非极性电容Ci4与5V电源输出端相接，所述芯片K3的第2引脚通过并联的极性电容C11和非极性电容C15与芯片K3的第9引脚相接，所述芯片K3的第5引脚输出分两路，一路通过并联的电阻R13和电容C8与芯片O3的第1引脚相接，另一路与芯片O3的第2引脚相接；并联的电阻R13和电容C8与芯片O3的第1引脚的连接端通过电阻R7与芯片K3的第2引脚相接，所述芯片O3的第3引脚接地，所述芯片O3的第4引脚输出分两路，一路与TMS320F28335DSP微控制器的第68引脚相接，另一路与电阻R9的一端相接；电阻R9的另一端与3.3V电源输出端相接，所述芯片K3的第6引脚与二极管D3的阳极相接，二极管D3的阴极与二极管D7的阴极相接，所述芯片K3的第3引脚通过电阻R15与电阻R20的一端相接，所述芯片K3的第1引脚通过电阻Re2与电阻R20的另一端相接，电阻Re2与电阻R20的连接端输出分两路，一路通过并联的非极性电容C21和极性电容C22与芯片K3的第2引脚相接，另一路通过并联的非极性电容C29和极性电容C30与芯片K3的第9引脚相接；

所述第四驱动保护电路(6)包括型号为K841L的芯片K4和型号为PC817的芯片O4，所述芯片K4的第14引脚与SN7407的第12引脚相接，所述芯片K4的第15引脚通过并联的电阻Ri2和非极性电容Ci2与5V电源输出端相接，所述芯片K4的第2引脚通过并联的极性电容C12和非极性电容C16与芯片K4的第9引脚相接，所述芯片K4的第5引脚输出分两路，一路通过并联的电阻R11和电容C6与芯片O4的第1引脚相接，另一路与芯片O4的第2引脚相接；并联的电阻R11和电容C6与芯片O4的第1引脚的连接端通过电阻R3与芯片K4的第2引脚相接，所述芯片O4的第3引脚接地，所述芯片O4的第4引脚输出分两路，一路与TMS320F28335DSP微控制器的第69引脚相接，另一路与电阻R5的一端相接；电阻R5的另一端与3.3V电源输出端相接，所述芯片K4的第6引脚与二极管D4的阳极相接，二极管D4的阴极与二极管D8的阴极相接，所述芯片K4的第3引脚通过电阻R17与电阻R21的一端相接，所述芯片K4的第1引脚通过电阻Re4与电阻R21的另一端相接，电阻Re4与电阻R21的连接端输出分两路，一路通过并联的非极性电容C23和极性电容C24与芯片K4的第2引脚相接，另一路通过并联的非极性电容C31和极性电容C32与芯片K4的第9引脚相接。

4.按照权利要求3所述的一种具有驱动保护功能的单相全桥逆变主电路，其特征在于：所述单相全桥逆变主电路(7)包括负载接口P1以及全桥连接的绝缘栅双极型晶体管IGBT1、绝缘栅双极型晶体管IGBT2、绝缘栅双极型晶体管IGBT3和绝缘栅双极型晶体管IGBT4，所述绝缘栅双极型晶体管IGBT1的集电极输出分两路，一路与二极管D5的阴极相接，另一路与电阻R22和二极管D9的阳极的连接端相接；电阻R22和二极管D9的阴极的连接端通过电容C33与绝缘栅双极型晶体管IGBT1的发射极相接，所述绝缘栅双极型晶体管IGBT1的门极与电阻R14和电阻R18的连接端相接，所述绝缘栅双极型晶体管IGBT1的发射极与电阻Re1、电阻R18、非极性电容C17、极性电容C18、非极性电容C25和极性电容C26的连接端相接；所述绝缘栅双极型晶体管IGBT2的集电极输出分两路，一路与二极管D6的阴极相接，另一路与电阻R23和二极管D10的阳极的连接端相接；电阻R23和二极管D10的阴极的连接端通过电容C34与绝缘栅双极型晶体管IGBT2的发射极相接，所述绝缘栅双极型晶体管IGBT2的门极与电阻R16和电阻R19的连接端相接，所述绝缘栅双极型晶体管IGBT2的发射极与电阻Re3、电阻R19、非极性电容C19、极性电容C20、非极性电容C27和极性电容C28的连接端相接；所述绝缘栅双极型晶体管IGBT3的集电极输出分两路，一路与二极管D7的阴极相接，另一路与电阻R24和二极管D11的阳极的连接端相接；电阻R24和二极管D11的阴极的连接端通过电容C35与绝缘栅双极型晶体管IGBT3的发射极相接，所述绝缘栅双极型晶体管IGBT3的门极与电阻R15和电阻R20的连接端相接，所述绝缘栅双极型晶体管IGBT3的发射极与电阻Re2、电阻R20、非极性电容C21、极性电容C22、非极性电容C29和极性电容C30的连接端相接；所述绝缘栅双极型晶体管IGBT4的集电极输出分两路，一路与二极管D8的阴极相接，另一路与电阻R25和二极管D12的阳极的连接端相接；电阻R25和二极管D12的阴极的连接端通过电容C36与绝缘栅双极型晶体管IGBT4的发射极相接，所述绝缘栅双极型晶体管IGBT4的门极与电阻R17和电阻R21的连接端相接，所述绝缘栅双极型晶体管IGBT4的发射极与电阻Re4、电阻R21、非极性电容C23、极性电容C24、非极性电容C31和极性电容C32的连接端相接；所述负载接口P1的第1引脚与绝缘栅双极型晶体管IGBT1的集电极和绝缘栅双极型晶体管IGBT3的集电极的连接端相接，所述负载接口P1的第2引脚与绝缘栅双极型晶体管IGBT1的发射极、绝缘栅双极型晶体管IGBT3的发射极、绝缘栅双极型晶体管IGBT2的集电极和绝缘栅双极型晶体管IGBT4的集电极的连接端相接，所述负载接口P1的第3引脚与绝缘栅双极型晶体管IGBT3的发射极和绝缘栅双极型晶体管IGBT4的集电极的连接端相接，所述负载接口P1的第4引脚与绝缘栅双极型晶体管IGBT2的发射极和绝缘栅双极型晶体管IGBT4的发射极的连接端相接。