[实用新型]一种低功耗静态存储器

说明书

技术领域

本实用新型是涉及一种低功耗静态存储器，具体说，是涉及一种可用于动态电压频率调节的低功耗静态存储器，属于存储器技术领域。

背景技术

静态存储器(SRAM)作为一种标准的存储器单元，广泛应用于各种集成电路。随着集成电路工艺的不断发展，静态存储器的漏电也越来越大。如何设计低功耗的静态存储器已经成为集成电路领域，尤其是手持式移动设备的一项重要课题。

一般情况下，静态存储器的最低工作电压是正常工作电压的90％，但它的数据保存模式(data retention mode)的最低电压可以达到正常工作电压的70％。虽然具有自偏压的静态随机存储器通过自偏压电路使没有进行读写操作的存储器单元电压降低，从而达到降低漏电的目的，但是，随着动态电压频率调节技术广泛的应用于芯片设计中，存储器的电压不再固定，需要根据不同应用进行调节。例如：当进行一些简单应用时，存储器电压会比正常电压更低，从而导致上述自偏压存储器的功能失效，不能满足动态电压频率调节情况下的应用要求。

实用新型内容

针对现有技术存在的上述问题，本实用新型的目的是提供一种可用于动态电压频率调节的低功耗静态存储器，实现既可以使未参与读写操作的存储器单元处于相对比较低的电压下，从而达到减少漏电的目的，同时又不会因为动态电压过低而导致存储器功能失效。

为实现上述目的，本实用新型采用如下技术方案：

一种低功耗静态存储器，包括存储器阵列和多个自偏压电路，每个自偏压电路均由一个由字线控制的P型晶体管和一个栅极与漏极相连的N型晶体管组成；其特征在于：组成每个自偏压电路的P型晶体管的一端与动态电源相连接，另一端与存储器阵列电源相连接，组成每个自偏压电路的N型晶体管的一端与固定电源相连接，另一端与存储器阵列电源相连接。

作为优选方案，与每个自偏压电路相连接的存储器阵列电源分别与一个存储器阵列单元相连接。

作为优选方案，每个自偏压电路独立含有一条字线。

作为进一步优选方案，组成每个自偏压电路的字线与P型晶体管之间串接有反向器。

作为进一步优选方案，组成每个自偏压电路的字线也与该自偏压电路相连接的存储器阵列单元相连接。

本实用新型提供的低功耗静态存储器的工作原理如下：

在正常操作时，没有被选中的字线处于低电位，P型晶体管关闭，固定电源通过栅漏极相连的N型晶体管供电。因对于导通的N型晶体管，栅极与源极的电位差必须大于阈值电压，因此，对于栅极和漏极相连的N型晶体管，当其导通时，源极电位比漏极低一个阈值电压。基于以上原理，栅漏极相连的N型晶体管本身会产生一个电压降，该字线控制的存储器单元都处在相对低电压下，从而可达到减少漏电的目的。另外，由于固定电源不会发生动态调整，因此可以确保存储单元始终位于安全的数据保存电压之上。

与现有技术相比，本实用新型提供的低功耗静态存储器，既可以使未参与读写操作的存储器单元处于相对比较低的电压下，从而达到减少漏电的目的，同时又不会因为动态电压过低而导致存储器功能失效，可满足动态电压频率调节情况下的应用要求，具有极强的实用价值。

附图说明

图1是实施例提供的一种可用于动态电压频率调节的低功耗静态存储器的结构示意图；

图2是实施例提供的存储器阵列的内部结构示意图；

图3是实施例提供的6T单元结构的存储器阵列单元的电路结构示意图；

图4是实施例提供的低功耗静态存储器在工作时的电压波形示意图。

具体实施方式

下面结合附图和具体实施例对本实用新型的技术方案做进一步详细阐述。

实施例

如图1所示：本实施例提供的一种低功耗静态存储器，包括存储器阵列和多个自偏压电路，每个自偏压电路均由一个由字线控制的P型晶体管(MPx)和一个栅极与漏极相连的N型晶体管(MNx)组成；组成每个自偏压电路的P型晶体管(MPx)的一端与动态电源(VDD_DVFS)相连接，另一端与存储器阵列电源(Virtual_VDD_X)相连接，组成每个自偏压电路的N型晶体管(MNx)的一端与固定电源(VDD_ON)相连接，另一端与存储器阵列电源(Virtual_VDD_X)相连接。每个自偏压电路独立含有一条字线(WLx)，组成每个自偏压电路的字线(WLx)与P型晶体管(MPx)之间串接有反向器。