[发明专利]一种绝缘体岛上硅衬底材料及其制备方法

说明书

技术领域

本发明涉及一种半导体器件衬底及其制备方法，特别是涉及一种绝缘体岛上硅衬 底材料及其制备方法。

背景技术

SOI(Silicon-On-Insulator，绝缘衬底上的硅)技术是在顶层硅和背衬底之间引 入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优 点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应； 采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道 效应小及特别适用于低压低功耗电路等优势，因此，SOI逐渐成为了深亚微米的低压、低功 耗集成电路的主流技术。

开始采用SOI材料做基板时，芯片制造商在生产过程中仍然能够继续使用传统的 制造工艺和设备。事实证明，SOI完全能够满足主流MOSFET(金属氧化物半导体场效应晶体 管)的性能需求。对CMOS(互补金属氧化物半导体)器件的性能改善、漏电流减小以及功耗减 少等都会产生极大的促进作用，特别适合于低电压器件结构等。

除了CMOS器件，SOI还可用来制造技术领先的微电子机械系统(MEMS)，MEMS可用于 传感器以及微光电技术电路等。此外，也可以利用SOI增强BiCMOS、功率器件和高压器件的 性能，另外还能够改善在高温环境或者曝光在电离辐射环境下的集成电路的性能。

SOI晶圆制造的芯片由数百万含晶体管的绝缘区组成，每个绝缘区都与其它绝缘 区和其下的体型衬底硅基板互相隔离。这一特点极大地简化了电路的设计：由于晶体管之 间是互相隔离的，设计师无需为了实现反偏结点的电气绝缘而设计复杂的电路方案。同时 绝缘层也会保护顶层和体硅衬底基板上寄生的活动硅层。SOI的这两个优点，使得设计师们 能够研发出更加紧凑的超大规模集成电路(VLSI)芯片。

同时，集成电路制造商利用SOI还能够生产出在待机和操作模式下功耗更低的 CMOS电路。由于此结构中绝缘层把活动硅膜层与体型衬底硅基板分隔开来，因此大面积的 p-n结将被介电隔离(dielectricisolation)取代。源极和漏极(drainregions)向下延伸 至氧化埋层(buriedoxideBOX)，有效减少了漏电流和结电容。其结果必然是大幅度提高 了芯片的运行速度，拓宽了器件工作的温度范围。SOI器件还具有极小的结面积，因此具有 良好的抗软失效、瞬时辐照和单粒子(α粒子)翻转能力。

相对于体硅材料器件来说，SOI的寄生电容、源漏耦合、抗辐照等相关性能都有显 著的提高，然而由于一般的SOI器件的有源区顶层硅与绝缘层接触，对器件造成了以下影 响：

第一，源漏与衬底之间存在一定的寄生电容，影响器件速度；

第二，源漏之间通过底层BOX耦合，在较小尺寸的器件中易产生短沟道效应；

第三，沟道下方绝缘层中的缺陷会对沟道载流子造成散射，影响载流子的迁移率；

第四，高能粒子入射后，将在BOX绝缘层中激发电子-空穴对，影响器件的抗辐照性 能。基于以上所述，提供一种能够有效提高SOI器件可靠性的SOI衬底材料实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种绝缘体岛上硅衬底材 料及其制备方法，用于进一步提高传统SOI衬底制作器件的可靠性。

为实现上述目的及其他相关目的，本发明提供一种绝缘体岛上硅衬底材料的制备 方法，所述制备方法包括步骤：步骤1)，提供第一硅衬底，于所述第一硅衬底表面形成绝缘 层；步骤2)，对所述第一硅衬底进行剥离离子注入，于所述硅衬底中定义剥离界面；步骤3)， 于所述绝缘层表面形成掩膜层，并于对应于制备晶体管沟道的位置形成刻蚀窗口；步骤4)， 基于刻蚀窗口刻蚀所述绝缘层，形成直至所述第一硅衬底的凹槽；步骤5)，提供第二硅衬 底，并键合所述第二硅衬底及所述绝缘层；步骤6)，进行退火工艺使所述第一硅衬底从剥离 界面处剥离，与所述绝缘层键合的部分作为绝缘体岛上硅衬底材料的硅顶层；以及步骤7)， 进行高温退火，以加强所述第二硅衬底及所述绝缘层的键合强度。

作为本发明的绝缘体岛上硅衬底材料的制备方法的一种优选方案，步骤1)中，采 用热氧化工艺于所述第一硅衬底表面形成二氧化硅层，作为绝缘层。

作为本发明的绝缘体岛上硅衬底材料的制备方法的一种优选方案，所述绝缘层的 厚度为不小于5nm。