[发明专利]基于不对称划分模式的高效视频编码加法树并行实现方法有效
| 申请号: | 201510991839.0 | 申请日: | 2015-12-27 |
| 公开(公告)号: | CN105578189B | 公开(公告)日: | 2018-05-25 |
| 发明(设计)人: | 谢晓燕;崔继兴;蒋林;吴进;芦守鹏 | 申请(专利权)人: | 西安邮电大学 |
| 主分类号: | H04N19/176 | 分类号: | H04N19/176;H04N19/105;H04N19/119;H04N19/137;H04N19/436;H04N19/51 |
| 代理公司: | 北京思海天达知识产权代理有限公司 11203 | 代理人: | 刘萍 |
| 地址: | 710121 *** | 国省代码: | 陕西;61 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 加法树 高效视频编码 并行实现 分块模式 划分模式 计算效率 存储 不对称 像素块 数字视频编解码 处理元阵列 并行处理 并行结构 处理单元 串行结构 存储方式 分割模式 计算过程 数量缩减 运动估计 运算效率 传统的 单像素 亮度块 二维 合并 | ||
1.基于不对称划分模式的高效视频编码加法树并行实现方法,在邻接互连的二维处理元阵列上,其特征在于,包括以下步骤:
步骤1加法树模块经由缓存区1和缓存区2从外存加载64×64亮度块,并且以4×4大小的像素块按照自上到下、从左到右的存储方式存放到处理元阵列中,每个处理元存放一个4×4大小的亮度块;
步骤2加法树模块经由缓存区1和缓存区2从外存中读取64×64参考块,并且以4×4大小的像素块按照自上到下、从左到右的存储方式,存放到处理元阵列中,每个处理元存放一个4×4大小的参考块;
步骤3处理元阵列中的各个处理元,在获取亮度块和参考块的基础上,同时计算4×4分块模式SAD值SAD4×4,计算完成后存放到亮度块和参考块对应的处理元中,一共256个SAD4×4值;
步骤4在步骤3计算得到的SAD4×4的基础上进行剩下的三十六种分块模式的SAD值的计算,并且为计算得到的分块模式的SAD值选择存储位置;
步骤4中,采用根据该SAD值后续是否被使用选取存储该SAD值的处理元的方法选择分块模式的SAD值的存储位置,如果该SAD值后续被使用则优先选取处理元阵列中右下方的处理元来存储该值,反之则选取左上方的处理元来存储该值。
2.根据权利要求1所述的方法,其特征在于:步骤1中,首先将64×64的亮度块,分成大小为32×64的两部分,分别通过缓存区1和缓存区2加载到处理元阵列中。
3.根据权利要求1所述的方法,其特征在于:步骤2中,首先将64×64的参考块,分成大小为32×64的两部分,分别通过缓存区1和缓存区2加载到处理元阵列中。
4.根据权利要求1所述的方法,其特征在于,所述步骤3具体为:
a)大小为4×4的亮度块和4×4的参考块,存储在处理元中,c0-c15表示亮度块,d0-d15表示参考块;
b)c0与d0做差值并取绝对值、c1与d1做差值并取绝对值,以此类推直到c15与d15做差值并取绝对值;
c)将步骤b)得到的16个值求和,得到4×4分块模式的SAD值SAD4×4;
d)256个处理元同时执行c)操作,得到256个SAD4×4的值,并且存储到亮度块和参考块对应的处理元中。
5.根据权利要求1所述的方法,其特征在于,所述步骤4具体为:
a)每个字符代表一个存储SAD4×4值的处理元,4×4个处理元表示一个簇,处理元阵列被划分成16个簇,每个数字代表一个簇;
b)每个簇计算得到十四种分块模式的SAD值,它们分别是8×4、4×8、8×8、16×8、8×16、12×16L、4×16L、12×16R、4×16R、16×12U、16×4U、16×12D、16×4D、16×16,计算完成后分别存储到簇内的对应处理元中,处理元的选取规则根据后续是否被使用选取SAD值的存储位置;
c)16个簇同时执行b)操作;
d)将16个簇以2×2大小,划分成4个组,第一组是00、01、04、05,第二组是02、03、06、07,第三组是08、09、12、13,第四组是10、11、14、15;
e)每个组计算得到11种分块模式的SAD值,每个组通过数据交互,得到的SAD值分别是32×16、16×32、24×32L、8×32L、24×32R、8×32R、32×24U、32×8U、32×24D、32×8D、32×32,计算完成后分别存储到组内对应的处理元中,处理元的选取规则根据后续是否被使用选取SAD值的存储位置;
f)四个组同时e)操作;
g)将16个簇看做一个类,该类计算得到11种SAD值,它们分别是64×32、32×64、48×64L、16×64L、48×64R、16×64R、64×48U、64×16U、64×48D、64×16D、64×64,计算完成后分别存储到类内对应的处理元中,处理元的选取规则根据后续是否被使用选取SAD值的存储位置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安邮电大学,未经西安邮电大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510991839.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:弹珠锁
- 下一篇:辊式带材稳定机构的设计方法及装置





