[发明专利]一种移位寄存器及其驱动方法、栅极驱动电路

权利要求书

1.一种移位寄存器，其特征在于，包括：

输入模块，与提供触发信号的触发信号线、提供第一时钟信号的第一时钟信号线和第一节点电连接，用于控制所述触发信号线提供的触发信号是否输出到所述第一节点；

控制模块，与所述第一节点、第二节点、所述第一时钟信号线、提供第二时钟信号的第二时钟信号线和提供导通信号的导通信号线电连接，用于控制所述导通信号线提供的导通信号是否输出到所述第二节点；

输出模块，与所述第一节点、所述第二节点、提供高电平信号的高电平信号线、提供低电平信号的低电平信号线和输出驱动信号的驱动信号输出线电连接，用于响应于所述第一节点和所述第二节点的信号，选择所述高电平信号线提供的高电平信号或所述低电平信号线的低电平信号作为所述驱动信号并提供至所述驱动信号输出线；

所述输入模块包括第一晶体管；

所述第一晶体管的栅极电连接所述第一时钟信号线，所述第一晶体管的漏极电连接所述第一节点，所述第一晶体管的源极电连接所述触发信号线，其中，所述触发信号线中输入的触发信号的脉冲宽度大于或等于两倍的栅扫描时长；

所述控制模块包括第二晶体管、第三晶体管、第四晶体管、第五晶体管和第一电容；

所述第二晶体管的栅极电连接所述第一节点，所述第二晶体管的源极电连接所述第一时钟信号线，所述第二晶体管的漏极电连接所述控制模块内部的第三节点；

所述第三晶体管的栅极电连接所述第一时钟信号线，所述第三晶体管的源极、所述第四晶体管的源极和所述第一电容的第一端电连接所述导通信号线，所述第三晶体管的漏极、所述第一电容的第二端和所述第五晶体管的栅极电连接所述第三节点；

所述第四晶体管的栅极电连接所述第二时钟信号线，所述第四晶体管的漏极电连接所述第五晶体管的源极；

所述第五晶体管的漏极电连接所述第二节点。

2.如权利要求1所述的移位寄存器，其特征在于，所述输出模块包括第六晶体、第七晶体管、第八晶体管、第二电容和第三电容；

所述第六晶体管的栅极电连接所述第一节点，所述第六晶体管的源极、所述第七晶体管的源极和所述第二电容的第一端电连接所述高电平信号线，所述第六晶体管的漏极、所述第七晶体管的栅极和所述第二电容的第二端电连接所述第二节点；

所述第七晶体管的漏极、所述第八晶体管的漏极和所述第三电容的第一端电连接所述驱动信号输出线；

所述第八晶体管的栅极和所述第三电容的第二端电连接所述第一节点。

3.如权利要求2所述的移位寄存器，其特征在于，还包括稳压模块，与所述第一节点、所述第二节点、提供第三时钟信号的第三时钟信号线和所述高电平信号线电连接，用于响应所述第二节点的信号和所述第三时钟信号，控制所述高电平信号线提供的高电平信号是否输出到所述第一节点。

4.如权利要求3所述的移位寄存器，其特征在于，所述稳压模块包括第九晶体管和第十晶体管；

所述第九晶体管的栅极电连接所述第二节点，所述第九晶体管的源极电连接所述高电平信号线，所述第九晶体管的漏极电连接所述第十晶体管的源极；

所述第十晶体管的栅极电连接所述第三时钟信号线，所述第十晶体管的漏极电连接所述第一节点。

5.如权利要求2所述的移位寄存器，其特征在于，所述第一晶体管至第八晶体管均为P型晶体管。

6.如权利要求4所述的移位寄存器，其特征在于，所述第一晶体管至所述第十晶体管均为P型晶体管。

7.如权利要求5或6所述的移位寄存器，其特征在于，所述导通信号为低电平信号。

8.一种栅极驱动电路，其特征在于，包括多个级联的、如权利要求1至7任一项所述的移位寄存器。

9.一种移位寄存器的驱动方法，驱动权利要求1至7任一项所述的移位寄存器，其特征在于，方法包括：

触发阶段，控制所述输入模块将触发信号输出到所述第一节点；

移位阶段，控制所述输入模块无输出以使所述第一节点保持高电平，并控制所述控制模块使导通信号输出到所述第二节点或使所述第二节点保持低电平，使所述输出模块响应于所述控制模块输出的导通信号将与触发信号相同脉冲宽度的高电平信号输出至驱动信号端；

结束阶段，控制所述输入模块将触发信号输出到使所述第一节点，使所述控制模块响应于所述输入模块输出的触发信号将所述高电平信号提供至所述第二节点，使所述输出模块响应于所述输入模块输出的触发信号将低电平信号提供至驱动信号输出线。