[发明专利]一种基于FPGA的四口RAM

权利要求书

1.一种基于FPGA的四口RAM，它包括一个双口RAM模块、四个缓存模 块和两个控制模块，其特征在于：

所述的四口RAM建立在FPGA芯片上，其中：所述的四个缓存模块，每 个缓存模块由3个FIFO构成，分别为用于缓存外部多处理器读或写信号的命 令FIFO、缓存地址的地址FIFO和缓存数据的数据FIFO，

所述的四口RAM中双口RAM模块的两个端口和四个缓存模块输出端口 的控制通过两个控制模块实现，所述的控制模块由有限状态机来实现，一个控 制模块控制两个缓存模块的输出端口和其分时复用双口RAM的一个端口。

2.根据权利要求1所述的一种基于FPGA的四口RAM，其特征在于：所 述的控制模块的有限状态机实现步骤如下：

1)FPGA上电启动后，有限状态机启动。若两个缓存模块的命令FIFO同 时非空时，为了分时复用目的，将两个缓存模块分级，处于高优先级的需要优 先处理，低优先级则需要处理完高优先级的读写操作后再处理；

此状态下首先检测需要优先处理的缓存模块的命令FIFO是否非空，若非 空则进入该缓存模块的读写操作，否则检测另外一个缓存模块的命令FIFO是 否非空，若非空则进入该缓存模块的读写操作，否则，若同时空将继续处于空 状态；

2)给出缓存模块的命令FIFO读使能，读出缓存的读或写信号，并判断是 读信号还是写信号；

3)若步骤2)判断为写信号时，则给出缓存模块的地址FIFO和数据FIFO 的读使能，读出地址和数据，并写入双口RAM；

若步骤2)判断为读信号时，则给出缓存模块的地址FIFO的读使能，读 出地址，并从双口RAM读出数据；

4)若步骤2)和步骤3)操作的是高优先级的缓存模块，则操作完毕后， 检测低优先级缓存模块的命令FIFO是否非空，若非空则重复步骤2)和步骤 3)步骤进行读写操作，否则返回空状态；若步骤2)和步骤3)操作的是低 优先级的缓存模块，则直接返回空状态。