[发明专利]一种调整时钟的方法及控制器

说明书

本发明实施例提供了一种调整时钟的方法及控制器，其中的方法具体包括：进行存储器的读写测试，以得到使控制器从所述存储器中准确采样数据的延时长度；设置配置寄存器的延时参数为所述延时长度；控制读数据采样电路根据所述延时参数生成实际采样时钟，以根据所述实际采样时钟从所述存储器中采样数据。本发明实施例能够使控制器可以准确从存储器中采样数据，并且可以降低芯片设计流程的难度，减小开发时间且降低生产成本。

技术领域

本发明涉及电子技术领域，特别是涉及一种调整时钟的方法及一种控制器。

背景技术

SDRAM(同步动态随机访问存储器，Synchronous Dynamic Random AccessMemory)存储器具有价格低，容量大，性能好等优点，因而被广泛的应用于各种电子设备中；而SDRAM控制器是对SDRAM存储器进行数据写入和读取的功能模块。

SDRAM控制器对SDRAM存储器进行数据读取操作分为两个步骤：SDRAM控制器向SDRAM存储器发送读取命令和地址信息，以对上述SDRAM存储器进行读取功能操作；SDRAM存储器接收到上述读取命令和地址信息后，在接收的来自SDRAM控制器的时钟信号的有效沿，经过一定的延时后，产生读数据，并向上述SDRAM控制器返回读数据。SDRAM控制器产生时钟信号至读数据返回到上述SDRAM控制器的延时的长度取决于多种因素，具体可以包括：工作环境、存储器型号、系统实现以及芯片实现等等。

为了使上述SDRAM控制器可以适应各种长度的延时，也即在多种条件下都可以进行正确的读取操作，现有技术的第一种方案是在芯片的内部控制上述延时的长度，即采用先进的制作工艺而使延时减小；第二种方案是在系统实现时控制上述延时的长度，即在开发板上对芯片进行布局来减小延时；第三种方案是使用速度较快的SDRAM存储器。

但是，上述第一种方案在芯片的内部控制上述延时的长度及第二种方案在系统实现时控制上述延时的长度，均会带来设计难度增加，开发时间延长及生产成本增加的问题；而第三种方案使用速度较快的SDRAM存储器会带来生产成本增加的问题。

发明内容

本发明实施例所要解决的技术问题是提供一种调整时钟的方法及控制器，使控制器可以准确从存储器中采样数据，并且可以降低芯片设计流程的难度，减小开发时间且降低生产成本。

为了解决上述问题，本发明实施例公开了一种调整时钟的方法，包括：

进行存储器的读写测试，以得到使控制器从所述存储器中准确采样数据的延时长度；

设置配置寄存器的延时参数为所述延时长度；

控制读数据采样电路根据所述延时参数生成实际采样时钟，以根据所述实际采样时钟从所述存储器中采样数据。

优选的，所述进行存储器的读写测试，以得到使控制器从所述存储器中准确采样数据的延时长度的步骤，包括：

向存储器中写入测试数据；

在当前延时参数下，通过控制器从所述存储器中采样所述测试数据；

在所述控制器的采样结果与所述测试数据不同时，按预设幅度对所述当前延时参数进行调整；

将调整后的延时参数作为当前延时参数输出至所述在当前延时参数下，通过控制器从所述存储器中采样所述测试数据的步骤；

在所述控制器的采样结果与所述测试数据相同时，将所述当前延时参数确定为第一延时长度。

优选的，所述在当前延时参数下，通过控制器从所述存储器中采样所述测试数据的步骤，包括：

读数据采样电路根据当前延时参数对采样时钟进行延时，得到实际采样时钟；其中，所述读数据采样电路为所述控制器中对所述存储器进行数据采样的电路；