[发明专利]半导体存储器件有效
| 申请号: | 201510728351.9 | 申请日: | 2015-10-30 |
| 公开(公告)号: | CN105575423B | 公开(公告)日: | 2021-11-12 |
| 发明(设计)人: | 横山佳巧;石井雄一郎 | 申请(专利权)人: | 瑞萨电子株式会社 |
| 主分类号: | G11C11/413 | 分类号: | G11C11/413;G11C5/02 |
| 代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;董典红 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 存储 器件 | ||
1.一种半导体存储器件,包括:
存储器阵列,包括被提供在行和列中的多个存储器单元;以及
控制电路,用于控制所述存储器阵列,
所述存储器单元中的每一个存储器单元为包括驱动晶体管、传送晶体管和负载元件的静态型存储器单元,
所述控制电路包括:
第一开关晶体管,被提供在源极线和第一电压之间,所述源极线被耦合到所述驱动晶体管的源极电极;
第二开关晶体管,与所述第一开关晶体管并行地被提供在所述源极线和所述第一电压之间;以及
源极线电势控制电路,通过控制所述第一开关晶体管和所述第二开关晶体管而调整所述源极线的电势,
其中当所述存储器单元在操作时,所述源极线电势控制电路使得所述第一开关晶体管和所述第二开关晶体管导通,从而将所述源极线耦合到所述第一电压,并且当所述存储器单元处于待机模式时,将所述第一开关晶体管设置为非导通并且将所述第二开关晶体管的栅极电极设置为耦合到所述源极线,
其中所述第一开关晶体管被布置在所述存储器阵列的一侧处,以及
其中所述第二开关晶体管被布置在所述存储器阵列的、与所述存储器阵列的所述一侧相对的另一侧处。
2.根据权利要求1所述的半导体存储器件,
其中提供多对第一开关晶体管和第二开关晶体管,
其中所述存储器阵列被划分为细分部分,每个细分部分为至少一个存储器单元列,并且
其中每对第一开关晶体管和第二开关晶体管被耦合到针对每个细分部分的存储器单元列提供的源极线。
3.根据权利要求2所述的半导体存储器件,
其中每对第一开关晶体管和第二开关晶体管中的第一开关晶体管被提供为在每个细分部分的存储器单元列的一端侧处耦合到源极线,并且
其中每对第一开关晶体管和第二开关晶体管中的第二开关晶体管被提供为在每个细分部分的存储器单元列的另一端侧处耦合到源极线。
4.根据权利要求1所述的半导体存储器件,进一步包括:
第一驱动器,用于根据第一控制信号驱动所述第一开关晶体管;以及
第二驱动器,用于根据所述第一控制信号驱动所述第二开关晶体管。
5.根据权利要求4所述的半导体存储器件,其中所述第二驱动器根据所述第一控制信号和第二控制信号的组合驱动所述第二开关晶体管。
6.根据权利要求1所述的半导体存储器件,
其中所述第一开关晶体管大于所述第二开关晶体管。
7.一种半导体存储器件,包括:
存储器阵列,包括被提供在行和列中的多个存储器单元,所述存储器单元中的每一个存储器单元为包括驱动晶体管、传送晶体管和负载元件的静态型存储器单元;以及
多个开关晶体管,被提供在源极线和源极电压之间,所述源极线被耦合到所述驱动晶体管的源极电极;
其中当所述存储器单元在操作时,所述开关晶体管运行以将所述源极线耦合到所述源极电压,以及当所述存储器单元处于待机模式时,所述开关晶体管的子集运行以将其栅极电极耦合到所述源极线,并且所述开关晶体管的剩余子集被设置为非导通,
其中所述开关晶体管的所述子集被布置在所述存储器阵列的一侧处,以及
其中所述开关晶体管的所述剩余子集被布置在所述存储器阵列的、与所述存储器阵列的所述一侧相对的另一侧处。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510728351.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件及其操作方法
- 下一篇:具有与偏置材料分离的侧面屏蔽的剪式读头





