[发明专利]一种衬底内部的电容集成结构及其制造方法

说明书

技术领域

本发明属于硅通孔技术、原子层沉积技术领域，具体涉及一种基于原子层沉积技术的在衬底内部集成电容的结构及其制造方法。

背景技术

以TSV(ThroughSiliconVia，硅通孔)为基础的2.5DInterposer和3DIC集成技术正迅速发展。其中，TSV的加工包括侧壁绝缘层沉积、扩散阻挡层沉积以及种子层沉积等薄膜沉积工艺。具体来讲，侧壁绝缘层实现通孔金属与Si衬底之间的电学隔离，一般采用PECVD(Plasma-enhancedChemicalVaporDeposition，等离子增强化学气相沉积)沉积SiO₂的方法，工艺温度低于200℃；扩散阻挡层阻挡通孔金属(一般是Cu)向Si衬底的扩散，一般采用溅射沉积TiN或者TaN的方法，其中TiN还可以采用MOCVD(Metal-OrganicChemicalVaporDeposition，金属有机物化学气相沉积)的方法；种子层保证后续通孔镀铜的完整、无孔洞，一般采用溅射沉积Cu的方法。上述薄膜的均匀一致性和连续完整性对TSV结构的热机械可靠性以及电学性能有重要影响。

为提高互连密度，TSV尺寸向小孔径和高深宽比发展，这给通孔侧壁薄膜沉积带来困难，尤其是通孔顶部与底部薄膜的沉积速率差异增大，使得薄膜均匀性变差，甚至发生底部沉积薄膜不连续的缺陷。对于小孔径、高深宽比的TSV来讲，ALD(AtomicLayerDeposition，原子层沉积)可以实现通孔侧壁均匀一致、连续完整的绝缘层/金属层沉积。

ALD于20世纪70年代提出，是将物质以单原子膜的形式一层一层地沉积在衬底表面。ALD本质上为CVD技术，但与之不同之处在于ALD交替脉冲式地将反应气体通入到反应腔中。因此，在原子层沉积过程中，新一层原子膜的化学反应直接与前一层相关联，使每步反应只沉积一层原子，为自限制过程。因此，ALD在镀膜均匀性、覆盖率、厚度控制、薄膜组分以及材料质量等方面具有很大的优势。在20世纪末，ALD技术在微电子领域的应用潜力凸显，可制备用以替代SiO₂的高k介质材料以作为MOS晶体管的栅介质。目前，ALD已经可以实现SiO₂等氧化物、TiN或TaN等氮化物以及Cu等金属薄膜沉积工艺。

另外，集成电路系统中包含电阻、电容和电感等分立的无源器件。针对Si衬底，通过光刻、CVD或者PVD等半导体工艺可在衬底表面实现IPD(IntegratedPassiveDevice，集成无源器件)加工，并通过选择材料种类、沉积薄膜厚度以及器件结构等满足对不同精度和电学性能的需求。但是，在衬底表面实现无源器件的集成会占用部分表面空间，限制了功能芯片如存储器芯片和射频芯片等在衬底表面的布局自由，不利于提高集成度。

发明内容

本发明针对上述问题，提出一种基于ALD技术的在衬底内部集成电容的结构及其制造方法，通过将电容集成在衬底内部以增加衬底表面可利用面积。

本发明采用的技术方案如下：

一种衬底内部的电容集成结构，包括衬底，该衬底上设有TSV盲孔，该TSV盲孔从侧壁表面向外依次为隔离层、第一电极层、介质层、第二电极层，在该衬底表面设有第一电极层、第二电极层的引出电极。

进一步的，所述衬底为Si衬底或者SOI衬底。

进一步的，所述TSV盲孔的数量为1个、2个或者多个。

进一步的，所述隔离层、第一电极层、介质层、第二电极层采用ALD技术沉积。

进一步的，所述隔离层、第一电极层、介质层、第二电极层依次优选为SiO₂、Al或Cu或Ta或TaN、Si₃N₄或SiO₂或HfO₂或Ta₂O₅、Al或Cu或Ta或TaN。

一种制备上述SOI衬底内部的电容集成结构的方法，其步骤包括：

1)在衬底上刻蚀TSV盲孔；

2)从TSV盲孔底部向两侧进行湿法腐蚀，去除不需要的衬底中的SiO₂部分，形成横向空腔；

3)通过ALD工艺技术沉积SiO₂隔离层；

4)通过ALD工艺技术沉积第一电极层，并在衬底表面加工第一电极层的引出电极；

5)通过ALD工艺技术沉积介质层；

6)通过ALD工艺技术沉积第二电极层，并在衬底表面加工第二电极层的引出电极，至此得到衬底内部的电容集成结构。