[发明专利]一种衬底内部的电容集成结构及其制造方法在审
| 申请号: | 201510684784.9 | 申请日: | 2015-10-20 |
| 公开(公告)号: | CN105390475A | 公开(公告)日: | 2016-03-09 |
| 发明(设计)人: | 曾清华;陈兢;何洪文;曹立强;靖向萌 | 申请(专利权)人: | 北京大学;华进半导体封装先导技术研发中心有限公司 |
| 主分类号: | H01L23/522 | 分类号: | H01L23/522;H01L21/768 |
| 代理公司: | 北京君尚知识产权代理事务所(普通合伙) 11200 | 代理人: | 邱晓锋 |
| 地址: | 100871*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 衬底 内部 电容 集成 结构 及其 制造 方法 | ||
1.一种衬底内部的电容集成结构,其特征在于,包括衬底,该衬底上设有TSV盲孔,该TSV盲孔从侧壁表面向外依次为隔离层、第一电极层、介质层、第二电极层,在该衬底表面设有电极引出。
2.如权利要求1所述的衬底内部的电容集成结构,其特征在于,所述衬底为Si衬底或者SOI衬底。
3.如权利要求1所述的衬底内部的电容集成结构,其特征在于,所述TSV盲孔的数量为1个、2个或者多个。
4.如权利要求1所述的衬底内部的电容集成结构,其特征在于,所述隔离层、第一电极层、介质层和第二电极层采用ALD技术沉积。
5.如权利要求1所述的衬底内部的电容集成结构,其特征在于,所述隔离层为SiO2,所述第一电极层、第二电极层为Al或Cu或Ta或TaN,所述介质层为Si3N4或SiO2或HfO2或Ta2O5。
6.一种制备SOI衬底内部的电容集成结构的方法,其特征在于,包括如下步骤:
1)在衬底上刻蚀TSV盲孔;
2)从TSV盲孔底部向两侧进行湿法腐蚀,去除不需要的衬底中的SiO2部分,形成横向空腔;
3)通过ALD工艺技术沉积SiO2隔离层;
4)通过ALD工艺技术沉积第一电极层,并在衬底表面加工第一电极层的引出电极;
5)通过ALD工艺技术沉积介质层;
6)通过ALD工艺技术沉积第二电极层,并在衬底表面加工第二电极层的引出电极,至此得到衬底内部的电容集成结构。
7.一种制备SOI衬底或Si衬底内部的电容集成结构的方法,其特征在于,包括如下步骤:
1’)准备两片衬底,分别为片I及片II;
2’)在片I表面进行光刻,并通过湿法腐蚀去除不需要的衬底中的SiO2或Si部分,形成横向空腔;
3’)将片I与片II对准键合;
4’)在片II上刻蚀TSV通孔至已形成的横向空腔停止;
5’)通过ALD工艺技术沉积SiO2隔离层;
6’)通过ALD工艺技术沉积第一电极层,并在衬底表面加工第一电极层的引出电极;
7’)通过ALD工艺技术沉积介质层;
8’)通过ALD工艺技术沉积第二电极层,并在衬底表面加工第二电极层的引出电极,至此得到衬底内部的电容集成结构。
8.如权利要求6或7所述的方法,其特征在于,所述TSV盲孔的数量为1个、2个或者多个。
9.如权利要求6或7所述的方法,其特征在于,所述隔离层为SiO2,所述第一电极层、第二电极层为Al或Cu或Ta或TaN,所述介质层为Si3N4或SiO2或HfO2或Ta2O5。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学;华进半导体封装先导技术研发中心有限公司,未经北京大学;华进半导体封装先导技术研发中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510684784.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:集成电路装置以及电子设备
- 下一篇:半导体装置接合用铜稀薄镍合金线的构造





