[发明专利]抑制热载流子注入的方法在审
| 申请号: | 201510680559.8 | 申请日: | 2015-10-19 |
| 公开(公告)号: | CN105206533A | 公开(公告)日: | 2015-12-30 |
| 发明(设计)人: | 卢海峰;陈文桥;刘巍 | 申请(专利权)人: | 上海华力微电子有限公司 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/265;H01L29/78 |
| 代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 智云 |
| 地址: | 201203 上海市*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 抑制 载流子 注入 方法 | ||
技术领域
本发明涉及集成电路制造领域,特别涉及一种应用于深亚微米CMOS半导体器件以及半导体器件工艺中的抑制热载流子注入的方法。
背景技术
HotCarrierInjection(英文简称:HCI)是指MOS器件的热载流子注入。由于MOS器件的漏(Drain)端在工作状态时施加工作电压Vdd,在漏极和阱区的结(Junction)处产生了最大电场Emax,载流子在此处可以获得足够的能量,从而可以穿透Si/SiO2界面,生成陷阱电荷和界面态,这种载流子被称为热载流子。具体如图1所示,MOS器件在生成一个热载流子的同时会生成一个衬底载流子,衬底载流子形成的电流称为衬底电流Isub,衬底电流Isub的大小可以表征HCI,即衬底电流Isub越大HCI越严重。
陷阱电荷和界面态的存在导致阈值电压升高,饱和电流下降,当电流改变超过10%时,可以认为器件失效。特别是对NMOS器件,由于电子具有更高的电子迁移率,因此,NMOS器件的HCI效应更严重,严重缩短了器件的寿命,已经成为集成电路可靠性的瓶颈之一。
为了降低器件的HCI效应,轻掺杂漏区(英文全称:LightlyDopedDrain,英文简称:LDD)被引入,LDD的引入降低了漏极端的最大电场Emax,具体如示意图2所示,由于传统源漏(简称S/D)注入浓度很高,因此具有更大的结电场,而LDD掺杂浓度较低较浅,因此在靠近栅极(Gate)的地方加上LDD,则此处电场降低,而S/D注入时已经有侧栅墙(Spacer)存在,因此,漏极远离栅极,如图2可以看出,Emax远离栅极,同时其值也降低。因此LDD的引入降低了Emax,抑制了HCI效应。
目前制造NMOS器件的步骤为:生成有源区和栅极之后,进行LDD注入,然后形成侧墙,接着进行S/D注入,最后进行S/D退火。退火使LDD注入和S/D注入的离子向沟道方向扩散。如图3所示,这会使得Emax变大并向沟道方向移动。另外,由于S/D注入浓度很高,降低S/D浓度可以显著降低Emax,但是降低S/D浓度会降低器件性能,因此,如何抑制LDD和S/D注入后的离子扩散,成为本领域技术人员亟待解决的一个技术问题。
发明内容
本发明提供一种抑制热载流子注入的方法,以解决现有技术中存在的上述技术问题。
为解决上述技术问题,本发明提供一种抑制热载流子注入的方法,包括:
步骤1:制作MOS器件结构,所述MOS器件结构包括有源区和栅极;
步骤2:对MOS器件结构的轻掺杂漏结构进行掺杂离子注入;
步骤3:对轻掺杂漏结构进行碳离子注入;
步骤4:在栅极两侧形成栅极侧墙;
步骤5:进行源漏区离子注入并退火。
作为优选,所述步骤1包括:
步骤11:提供衬底,进行浅沟槽隔离制作,形成有源区;
步骤12:进行阱注入形成阱区;
步骤13:制作栅极氧化层和栅极。
作为优选,所述步骤13包括制作栅极氧化层,并在栅极氧化层上淀积栅极材料,刻蚀所述栅极材料形成栅极。
作为优选,所述栅极材料采用多晶硅。
作为优选,还包括步骤14:对栅极和栅极氧化层进行修复氧化。
作为优选,还包括步骤6:制作金属硅化物、接着制作金属前介质、通孔、金属插塞和金属层。
作为优选,所述碳离子的注入温度为零下100度至25度。
作为优选,所述碳离子注入的角度为10度至30度。
作为优选,所述碳离子的注入能量为5K至15K。
作为优选,所述碳离子的注入流量为1014/cm2至1015/cm2。
与现有技术相比,本发明提供一种抑制热载流子注入的方法,包括:步骤1:制作MOS器件结构,所述MOS器件结构包括有源区和栅极;步骤2:对MOS器件结构的轻掺杂漏结构进行掺杂离子注入;步骤3:对轻掺杂漏结构进行碳离子注入;步骤4:在栅极两侧形成栅极侧墙;步骤5:进行源漏区离子注入并退火。本发明在进行源漏区离子注入之前、在轻掺杂漏结构进行掺杂离子注入之后,进行轻掺杂漏结构的碳离子注入,从而来抑制源漏区离子注入之后的离子扩散问题,从而可以降低漏端电场,进而降低HCI,提高MOS器件的可靠性。
附图说明
图1为HCI效应示意图;
图2为LDD降低HCI示意图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510680559.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:晶圆级传递模塑及其实施装置
- 下一篇:糯米的深加工速食品制棕工艺方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





