[发明专利]一种半导体器件及其制备方法、电子装置

说明书

本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上依次形成有衬垫氧化物层和浮栅材料层；步骤S2：执行LDD离子注入，以在所述半导体衬底中预期形成源漏的区域中形成LDD离子注入区域；步骤S3：在所述浮栅材料层上形成隔离材料层、控制栅材料层和掩膜层，图案化所述掩膜层、所述控制栅材料层、所述隔离材料层和所述浮栅材料层，以在所述LDD离子注入区域的两侧形成若干相互间隔的栅极叠层；步骤S4：在所述栅极叠层的两侧执行源漏注入，以形成包围所述LDD离子注入区域的源漏。本发明所述方法可以提高半导体器件的性能，同时所述方法还可以保证有源区表面干净和粗糙。

技术领域

本发明涉及半导体器件，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。

背景技术

随着便携式电子设备的高速发展(比如移动电话、数码相机、MP3播放器以及PDA等)，对于数据存储的要求越来越高。非易失闪存由于具有断电情况下仍能保存数据的特点，成为这些设备中最主要的存储部件，其中，由于闪存(flash memory)可以达到很高的芯片存储密度，而且没有引入新的材料，制造工艺兼容，因此，可以更容易更可靠的集成到拥有数字和模拟电路中。

半导体不挥发性存储器(Non-Volatile Semiconductor Memory)因其具有掉电仍能保持信息的特点而成为存储器家族的热门领域。其中，ETOX(Electron Tunneling Oxidedevice)结构主要由衬底、隧道氧化层、多晶浮栅(FG)、栅间绝缘层和多晶控制栅(CG)组成。ETOX存储器是通过向浮栅中注入或拉出电子来实现“写”或“擦”。由于浮栅中电子的变化,存贮单元的阈值电压也会随之而改变。向浮栅中注入电子时，阈值电压升高，定义为“1”；将浮栅中的电子拉出定义为“0”。

随着半导体器件尺寸的不断减小，浮栅长度以及有源区域宽度减小，它们的尺寸对于ETOX变得更加重要，其中有源区LDD离子注入以及源漏注入更加关键，目前LDD离子注入通常是在形成浮栅、隔离层和控制栅的叠层之后在所述叠层的两侧进行LDD离子注入，但是由于所述叠层的高宽比为10:1，在离子注入过程中，如果离子注入深，则将会影响单元器件的有效长度，可能会造成源漏穿通，控制栅无法正常工作；如果离子注入浅，接触孔蚀刻时会造成破坏引起器件功能失效。

如果不执行LDD离子注入则会引起源漏的离子浓度低，漏端和衬底会产生寄生电容，为了使器件正常工作需要给漏端提供更大的电压，或者电流变小，无法满足器件的需求。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，包括：

步骤S1：提供半导体衬底，在所述半导体衬底上依次形成有衬垫氧化物层和浮栅材料层；

步骤S2：执行LDD离子注入，以在所述半导体衬底中预期形成源漏的区域中形成LDD离子注入区域；

步骤S3：在所述浮栅材料层上形成隔离材料层、控制栅材料层和掩膜层，图案化所述掩膜层、所述控制栅材料层、所述隔离材料层和所述浮栅材料层，以在所述LDD离子注入区域的两侧形成若干相互间隔的栅极叠层；

步骤S4：在所述栅极叠层的两侧执行源漏注入，以形成包围所述LDD离子注入区域的源漏。

可选地，所述步骤S3包括：

步骤S31：在所述浮栅材料层和所述半导体衬底中与所述LDD离子注入区域延伸方向相垂直的方向上形成浅沟槽隔离结构；

步骤S32：回蚀刻所述浅沟槽隔离结构中的隔离材料层，以露出部分所述浮栅材料层；