[发明专利]一种速率可配式FPGA片间通信的连接方法及系统

权利要求书

1.一种速率可配式FPGA片间通信的连接系统，其特征在于：所述速率可配式FPGA片间通信的连接系统包括：

第一FPGA芯片，所述第一FPGA芯片内配置有：

第一连接控制模块，用于根据接收到的外部输入指令控制所述第一FPGA芯片内的通道连接状态和通道速率；

第一吉比特收发器，与所述第一连接控制模块相连，用于提供所述第一FPGA芯片对外收发数据的数据传输接口；

第一应用功能模块，分别与所述第一连接控制模块和所述第一吉比特收发器相连，用于向所述第一吉比特收发器收发数据并将所述第一FPGA芯片对外收发数据的数据传输速率与所述第一FPGA芯片内的通道速率进行速率匹配；

第二FPGA芯片，所述第二FPGA芯片内配置有：

第二连接控制模块，用于控制所述第二FPGA芯片内的通道连接状态和通道速率；

第二吉比特收发器，分别与所述第一FPGA芯片中的第一吉比特收发器和所述第二连接控制模块相连，用于提供所述第二FPGA芯片对外收发数据的数据传输接口；

第二应用功能模块，分别与所述第二连接控制模块和所述第二吉比特收发器相连，用于向所述第二吉比特收发器收发数据并将所述第二FPGA芯片对外收发数据的数据传输速率与所述第二FPGA芯片内的通道速率进行速率匹配。

2.根据权利要求1所述的速率可配式FPGA片间通信的连接系统，其特征在于：所述第一连接控制模块和所述第二连接控制模块均包括：

连接状态写寄存器，分别用于控制各自所对应的FPGA芯片内的通道连接状态；

通道速率写寄存器，与所述连接状态写寄存器相连，用于根据通道连接状态控制通道速率。

3.根据权利要求2所述的速率可配式FPGA片间通信的连接系统，其特征在于：

所述连接状态写寄存器将所对应的FPGA芯片内的通道连接状态设置为第一预设值时，对应的所述通道速率写寄存器控制所述通道速率位于可同时支持高速和低速两种数据传输模式的高速模式或位于支持低速数据传输模式的低速模式；所述连接状态写寄存器将所对应的FPGA芯片内的通道连接状态设置为第二预设值时，对应的FPGA芯片内的数据传输通道断开。

4.根据权利要求1所述的速率可配式FPGA片间通信的连接系统，其特征在于：所述第一FPGA芯片和所述第二FPGA芯片通过协议握手的方式控制所述第一吉比特收发器和所述第二吉比特收发器之间的连接状态。

5.根据权利要求1所述的速率可配式FPGA片间通信的连接系统，其特征在于：所述第一连接控制模块和所述第二连接控制模块分别通过SPI或I2C串行总线的方式接收外部输入指令。

6.一种速率可配式FPGA片间通信的连接方法，其特征在于：所述速率可配式FPGA片间通信的连接方法包括：

通过分别配置在两个FPGA芯片内的吉比特收发器将所述两个FPGA芯片连接；

每一个所述FPGA芯片根据接收到的外部输入指令控制各自FPGA芯片内的通道连接状态和通道速率，同时控制各自FPGA芯片对外收发数据的数据传输速率；

在每一个所述FPGA芯片内均配置：用于控制FPGA芯片内的通道连接状态的连接状态写寄存器和用于根据通道连接状态控制通道速率的通道速率写寄存器；

所述连接状态写寄存器将所对应的FPGA芯片内的通道连接状态设置为第一预设值时，对应的所述通道速率写寄存器控制所述通道速率位于可同时支持高速和低速两种数据传输模式的高速模式或位于支持低速数据传输模式的低速模式；所述连接状态写寄存器将所对应的FPGA芯片内的通道连接状态设置为第二预设值时，对应的FPGA芯片内的数据传输通道断开。

7.根据权利要求6所述的速率可配式FPGA片间通信的连接方法，其特征在于：两个FPGA芯片通过协议握手的方式控制两个吉比特收发器之间的连接状态。

8.根据权利要求6所述的速率可配式FPGA片间通信的连接方法，其特征在于：所述FPGA芯片通过SPI或I2C串行总线的方式接收外部输入指令。