[发明专利]铁电存储器

说明书

技术领域

本发明涉及半导体存储器，特别地涉及使用了铁电体材料的铁电存储器。

背景技术

铁电存储器（FerroelectricRandomAccessMemory：FeRAM，铁电随机存取存储器）是能够利用铁电体的滞后特性来通过铁电体的不同的2个极化的大小来非易失地存储二进制的数据的半导体存储器。

将铁电体材料作为电容器来利用的电容器型的铁电存储器被区别为使用1个晶体管和1个铁电电容器来构成1个存储单元的1T1C型的铁电存储器、以及使用2个晶体管和2个铁电电容器来构成1个存储单元的2T2C型的铁电存储器。

作为1T1C型的铁电存储器与2T2C型的铁电存储器的不同点的一个，可举出1T1C型的铁电存储器的存储单元的尺寸更小这样的方面。因此，伴随着存储器的大容量化和微小化，在设计铁电存储器时，存在采用1T1C型的存储单元结构的趋势。

在专利文献1中，公开了将第一和第二参考单元、第一和第二存储单元、第一参考单元重置电路、以及作为第一参考电平均衡电路的MOS晶体管等作为一个单元组并且在许多单元组的每一个设置有参考单元重置驱动器的铁电存储装置。

现有技术文献

专利文献

专利文献1：日本特开2004–227663号公报。

发明要解决的课题

存在如下情况：铁电体等的半导体存储器考虑向多个位的同时访问（在同一定时的读写）而被构成为根据一个信号来进行向多个存储单元的数据的读写。在制作这样的与向多个存储单元的同时访问对应的铁电存储器的情况下，例如，铁电存储器中的多个铁电电容器连接于1个信号线（板（plate）线）。

在具有1个板线连接于多个铁电电容器的结构的铁电存储器中，存在在其数据的读写时板线的电位暂时变动为不意图的电位的情况。具体地，存在在该多个铁电电容器的每一个中保存的电荷在数据的读写时成为噪声而使板线的电位发生变动的情况。由此，存在示出存储单元的数据的铁电电容器的剩余极化量减少而数据的保持特性劣化的情况。

由于该剩余极化量的减少造成的数据保持特性的劣化按照连接于板线的存储单元的个数增加而不能忽视。此外，难以抑制板线的电位的暂时的变动本身的情况较多。

此外，板线的电位变动的程度根据写入到存储单元中的数据而不同。因此，最存在板线的电位变动的可能性的写入数据的组合（最差情况）越多，出货前检查中的存储单元的筛选次数和筛选时间越是增大。

发明内容

本发明是鉴于上述的方面而完成的，其目的在于提供一种抑制由于板线的电位的变动造成的铁电电容器的剩余极化量的减少而数据保持特性优越的铁电存储器。

用于解决课题的方案

本发明的铁电存储器的特征在于，具有：存储单元块，将1T1C结构的多个存储单元连接于j个位线和k个字线而排列为j行k列而成，其中，j为2以上的整数，k为1以上的整数；k个板线，共同连接于存储单元块的各列的电容器；板线驱动电路，根据字线的选择将与该选择的字线对应的板线作为驱动对象来选择性地施加与第一逻辑电平对应的第一电位和与第二逻辑电平对应并且具有比第二电位大的电位电平的第二电位的任一个；均衡电路，进行对j个位线的每一个施加第一电位的均衡处理，板线驱动电路被构成为在由均衡电路进行的均衡处理的开始前对驱动对象的板线施加具有第一电位与第二电位之间的电位电平的第三电位。

发明效果

根据本发明，能够提供一种能够抑制板线的电位变动给铁电电容器的剩余极化量带来影响的情况而数据保持特性优越的省功耗的铁电存储器。

附图说明

图1是示出实施例1的铁电存储器的结构的图。

图2是示出实施例1的铁电存储器中的数据的读写工作的时间图。

图3（a）是示出实施例1的铁电存储器中的均衡（equalizing）处理时的板线的电位电平的细节的图，（b）是示出实施例1和比较例的铁电存储器中的“0”数据的均衡处理前后的剩余极化量的图。

图4（a）是示出实施例2的铁电存储器中的板线驱动电路的结构的图，（b）是示出实施例2的铁电存储器中的板线驱动电路的可变电位生成电路的结构的图。

图5是示出实施例2的铁电存储器中的数据的读写工作的时间图。

图6（a）~（d）是示出实施例2的铁电存储器中的均衡处理时的板线的电位电平的细节的图。

图7是示出实施例3的铁电存储器中的板线驱动电路的结构的图。

具体实施方式

在以下，详细地说明本发明的实施例。