[发明专利]芯片上电可靠性自动检测装置和检测方法

说明书

技术领域

本发明涉及芯片自动检测技术领域，特指一种芯片上电可靠性检测装置和检测方法。

背景技术

芯片由外部I/O电路(以下简称I/O电路)和内核电路组成，内核电路是芯片内部的核心运算部分，它由运算单元、寄存器文件、高速缓存和常规存储单元组成，对从外界获取的数据进行高速的运算处理，并通过I/O电路输出到芯片外部。I/O电路是芯片内核与外部引脚连接的桥梁，它主要分布于芯片的外围，具有逻辑输入输出、电平转换、保护芯片等功能，典型的有ESD(Electro-StaticDischarge，静电释放)保护电路、上电顺序控制保护电路等。芯片的I/O电路和内核电路采用两路单独供电，这是由于内核电路和I/O电路使用不同的供电电压，并且上电顺序有先后之分。I/O电路的工作电压要保证其具有较强的外部驱动能力，在板级设计时要考虑到与其它芯片的电压匹配，故具有较高的工作电压。在芯片高速运算过程中，为保证电平翻转速度和出于对高集成度电路功耗散热的考虑，内核电路供电电压要低于I/O电路电压，且随着集成电路技术不断发展，芯片的工作频率和集成度不断提高，内核电路电压也在不断降低。

芯片上电顺序有先后之分，主要目的是为了保护芯片。在上电过程中，如果内核电路先获得供电，I/O电路没有得到供电，这时并不会对芯片产生损坏，只是没有输入输出而已。但是如果I/O电路先得到供电，内核电路后得到供电，则有可能会导致芯片和外围引脚同时作为输出端，此时，如果双方输出的值是相反的，那么芯片输出端和外围引脚输出端就会因为反向驱动可能出现大电流，从而减少器件的寿命，甚至损坏器件。

在芯片使用过程中，板级开发时一般可以控制先内核电路再I/O电路的上电顺序，但为避免出现意外干扰，目前业界对芯片上电顺序保护主要采取在芯片的I/O电路中设置上电顺序控制保护电路。上电顺序控制保护电路是I/O电路的一个模块，是芯片本身的一部分，一般由若干晶体管搭接的反相器、电压选择器、交叉耦合电路等部分组成，其所具有的逻辑功能可以在外部上电顺序发生反向时，形成控制信号，该控制信号会控制下一级开关电路截断对I/O电路的供电，在内核电路上电成功后，该控制信号会被修改，开启对I/O电路的供电通路，从而保证了芯片内部正确的上电顺序。

目前尚无芯片上电可靠性自动检测装置，一般通过人工手动操作开关控制I/O电路和内核电路的上电和断电，但手动操作易造成失误，引入额外的干扰；每次手动操作开关控制I/O电路和内核电路的上电和断电，只能测试一次芯片上电运行结果，而且结果判定也是采用示波器和逻辑分析仪等测量方式，在大强度的手动操作中会造成测量不准确，不适合做长时间、大强度上电检测。

发明内容

本发明要解决的技术问题是：针对现有技术存在的手动操作易造成失误、测量不准确、不适合做长时间、高强度重复上电检测等技术问题，本发明提供一种操作简便、可靠性和稳定性高的芯片上电可靠性自动检测装置及检测方法。

为解决上述问题，本发明采取的技术方案为：

一种芯片上电可靠性自动检测装置，包括用于运行显控软件的PC机和用于芯片测试的测试板。所述PC机与测试板通过串口电缆相连并进行通信。

在PC机中安装有显控软件，显控软件接收测试人员输入的测试信息，测试信息包括芯片类型、测试强度(即反复上电的次数)、上电顺序(包括先内核供电后I/O供电和先I/O供电后内核供电两种)、上电电压值以及上电时间间隔(即内核和I/O上电所间隔的时间差)。为避免间隔过长对芯片造成损坏,该时间差应设置在0～1s之间)，显控软件将这些测试信息组装成数据帧通过串口电缆发送给测试板。测试板从PC机接收数据帧，按照数据帧执行相应的功能，采集上电后测试板实测的两路供电值(内核电路工作电压值和I/O电路工作电压值)，以及上电是否成功(上电是否成功是指待测芯片上电后是否正常工作)的结果信息，并将实测的两路供电值和上电是否成功的结果信息回传给PC机，PC机上的显控软件输出芯片上电测试结果：1、每一轮测试上电成功的次数，这是最重要的结果；2、每次上电后测试板实测的两路供电值，这是用于增强该装置可靠性的辅助措施。

PC机中显控软件流程为：

1.从键盘获取用户输入的测试信息(芯片类型、测试强度、上电顺序、上电电压、时间间隔)；