[发明专利]一种无损、快速TSV结构侧壁形貌测量方法

说明书

技术领域

本发明涉及半导体领域，尤其是一种晶圆TSV结构侧壁形貌测量方法。

背景技术

主导电子制造业的电子制造技术一直遵循着1965年提出的“摩尔定律”（集成电路芯片上所集成的电路的数目，每隔18个月就翻一倍）进行发展。但是在小型化、多功能、低成本和低功耗的持续推动下，当前二维（2D）电子制造中的特征尺寸日益接近物理极限，使得在单一芯片集成更高密度和更多功能的器件愈加困难，开发成本也急剧提高，于是出现了“超越摩尔（More than Moore）”的新概念。根据国际半导体技术路线图（International Technology Roadmap of Semiconductor, ITRS）报告预测，从2D制造走向三维（3D）集成制造目前被认为是超越摩尔定律、提升器件性能和性价比的首选解决方案。

为了实现芯片3D集成，芯片需要进行垂直方向的互连，其中“硅通孔”（Through Silicon Via，TSV）的主要作用是将在竖直方向堆叠起来的芯片互连起来，起到信号导通和传热等作用。相对于传统的引线互连方式，TSV互连路径缩短，有利于减少信号延迟和功率损耗，同时增大了集成度和带宽（在同样的尺寸上可以集成更多的功能器件）。由此可见，TSV结构已经成为3D集成技术的典型结构单元，因此开展针对TSV结构的研究，对实现以三维集成为代表的新一代微电子技术具有重要的意义。

由于TSV结构参数与制造工艺流程相关，目前主流的TSV制造工艺已经明确：（1）在晶圆一侧通过深反应离子刻蚀技术（Deep Reactive Ion Etching，DRIE）刻蚀TSV盲孔。为了改善后续工艺绝缘层沉积的台阶覆盖率，一般TSV侧壁刻成83～89度的轻微锥形；（2）在刻蚀完成的孔壁上利用低压化学气相沉积（Semi-Atmosphere Chemical Vapor Deposition，SACVD）或者低温离子增强化学气相沉积（Plasma Enhanced Chemical Vapor Deposition，PECVD）生成二氧化硅（SiO₂）绝缘层；（3）在SiO₂层上通过物理气相沉积（Physical Vapor Deposition，PVD）扩散阻挡层（Ti或者Ta或者其氮化物），然后在阻挡层上再沉积一层铜（Cu）种子层；（4）用电镀法将Cu填充进TSV孔；（5）退火工艺，以增大填充好的Cu的晶粒尺寸，并使其分布均匀；（6）化学机械法抛光（Chemical Mechanical Polishing，CMP）去除多余的Cu；（7）将晶圆从另一侧减薄，露出TSV的铜，使TSV盲孔变通孔。

为了实现上述TSV制作工艺流程, 保证含有TSV结构器件的性能，TSV结构的几何参数（侧壁形貌）需要精确测量。例如，TSV刻蚀需要测量侧壁的粗糙度，为后续薄膜沉积提供良好界面，减小侧壁的粗糙度，能有效的减少漏电流，从而提高器件的电学性能，同时界面粗糙度影响界面的结合能力，对界面完整性及性能可靠性产生影响。

近年来，国内外众多研究人员从仿真模拟和实验角度，对TSV结构的关键几何参数（侧壁形貌）的测量开展了大量的研究。