[发明专利]自对准的后段工艺切口

说明书

本发明公开了自对准的后段工艺切口。具体地，本发明的实施例提供一种方法用于在后段工艺结构中的自对准金属切口。牺牲Mx+1线形成在金属Mx线上方。间隔件形成在各个Mx+1牺牲线上。该间隔件之间的间隙是用来决定该Mx金属线的切口的位置和厚度。这确保该Mx金属线的切口不会超出互连该Mx和Mx+1层的通道。它也允许用于减少通道包围规则的限制，其能够增加电流密度。

技术领域

本发明一般是关于半导体制造，更详而言之，是有关于自对准的后段工艺切口。

背景技术

随着半导体行业引入具有更高性能及更强功能的新世代集成电路(IC)，那些集成电路中的组件密度增加许多，而个别部件或组件之间的尺寸、大小和间距则缩小。这些具有更小尺寸的几何形状的装置正在创造新的制造挑战。在典型的集成电路中，可能有许多金属化层和互连通道层形成在后段工艺(back end of line；BEOL)互连结构中。该后段互连结构连接各种装置(例如晶体管和电容器等等)以形成功能电路。在制造过程中，有必要形成金属线之间的连接及切口以创造所需的连通性。当临界尺寸持续收缩，这可以是有挑战性的。因此，期望有改进来解决上述问题。

发明内容

本发明的实施例提供一种用于在后段工艺结构中的自对准金属切口的方法。牺牲Mx+1线形成在金属Mx线上方。间隔件形成在各个牺牲Mx+1线上。在该间隔件之间的间隙是用来决定该Mx金属线的切口的位置和厚度。这确保该Mx金属线切口不会超出互连该Mx和Mx+1层的通道。它也允许用于减少通道包围规则的限制，其能够增加电流密度。

在第一方面中，本发明的实施例提供一种形成半导体结构的方法，包括：在介电层中形成多个Mx金属线；在该多个Mx金属线上方沉积帽层；在蚀刻停止层上形成多个牺牲Mx+1线；相邻于各个该多个牺牲Mx+1线形成间隔件；在该多个牺牲Mx+1线上方沉积第一抗蚀层；在该第一抗蚀层中对应线切口的位置形成开口，该线切口是用于该多个Mx金属线中的至少一个Mx金属线；在对应该线切口的该位置去除该帽层；以及进行金属蚀刻以切割该多个Mx金属线中的该至少一个Mx金属线。

在第二方面中，本发明实施例提供一种形成半导体结构的方法，包括：在介电层中形成多个Mx金属线；在该多个Mx金属线上方沉积帽层；在该介电层和该帽层上沉积蚀刻停止层；在该蚀刻停止层上形成多个牺牲Mx+1线；相邻于各个该多个牺牲Mx+1线形成间隔件；去除该蚀刻停止层设置在相邻的牺牲Mx+1线的间隔件之间的部分；在该多个牺牲Mx+1线上方沉积第一抗蚀层；在该第一抗蚀层中对应线切口的位置形成开口，该线切口是用于该多个Mx金属线中的至少一个Mx金属线；在该帽层上对应该线切口的该位置进行等向性蚀刻；以及进行非等向性金属蚀刻以切割该多个Mx金属线中的该至少一个Mx金属线。

在第三方面中，本发明实施例提供一种半导体结构，包括：多个Mx铜线，设置在介电层中；帽层，设置在该多个Mx铜线上方；多个Mx+1铜线，形成在该介电层中，且与该多个Mx+1线相垂直；以及通道，连接该多个Mx+1铜线的其中一个与该多个Mx铜线的其中一个，其中，该通道是设置在多个Mx铜线的该其中一个的一端算起的线宽度内。

附图说明

附图是包含在说明书中并构成本说明书的一部分，显示出本发明教示的几个实施例，并且一起用于解释本发明教示的原理。

这些图中的某些组件可以忽略，或是不按比例示出，这是为了说明的清楚起见。这些剖视图可以用”部分”或”近看”的剖视图形式，省略某些会在”真实”剖视图中见到的背景线条，这是为了清楚说明。

通常，相似的组件可以在各附图中以相似的符号提起，在此情况下，通常最后两个有效数字是相同的，最大有效数字作为该附图的图号。此外，为清楚起见，在某些图中的某些符号可以忽略。

图1是本发明实施例起点的半导体结构。

图2是随后进行凹陷该Mx金属线的工艺步骤之后的半导体结构。