[发明专利]一种基于时钟沿的单粒子翻转自检纠错电路

说明书

技术领域

本发明属于面向专用集成电路(ASIC)的故障检测技术，可通过对电路模块功能故障的检测以及存储数据正确性的判定，完成对其逻辑电路单粒子翻转软错误以及其它类型故障的检测。发明涉及基于时钟沿的单粒子翻转自检纠错改进电路结构。

背景技术

当前，比较常用的检查和纠正单粒子翻转的方法是三模冗余(TMR)和检测/纠正电路等方法。三模冗余是将要保护的电路复制成完全相同的三份，同时运行这三部分电路，并且对该三部分电路的运行结果进行大数表决，表决出一个置信度高的结果输出，同时检测出那个冗余逻辑块翻转并进行修复。TMR解决SEU影响的最有效方式，但需要消耗大量的资源才能实现该电路结构。检测/纠正电路则是采用如海明码等不同的编解码方式，在存储的数据源码中加入一些冗余码，使这些数据源码和数据源码之间建立一定的关系，一旦数据源码或是冗余码出现某种错误时，数据码和冗余码之间的关系被破坏，就形成非法编码，通过检测数据码和冗余码来检测数据码的正确性，从而实现对所存储数据进行检测和纠正。

基于时钟沿的自检纠错电路原理是，“对于触发器，输出数据只有在时钟上升沿到来的时候发生转变才是有效的正确数据，而其他任何时刻的变化都是由于单粒子软错误引起的信号错误”。因此，基于时钟沿的单粒子翻转自检纠错电路则可以通过对比数据与时钟的转变沿是否同步，来实现数据进行检测和纠正。因此，通过查询，(1)在数据库中搜索“singleeventupset(SEU)”、“clockedge”、“errordetectionandcorrection(EDAC)”等，查阅到相关论文1篇(RuanoO,ReviriegoP,MaestroJA.ANewEDACTechniqueagainstSoftErrorsbasedonPulseDetectors.TheproceedingsofIEEEInternationalSymposiumonIndustrialEletronics.2009,8:2293-2298)。该论文提出了一种基于时钟沿的自我检测和纠正的电路结构，并采用内建命令进行错误注入模拟的方式验证了电路可以对触发器以及SRAM等存储器进行实时监控，并及时纠正其由于SEU引起的数据错误。但是，该电路结构仍然存在可能会导致电路不停循环(震荡)、不能收敛等缺陷。(2)在数据库中搜索“单粒子翻转”、“时钟沿”、“自检纠错”等，查阅到相关论文1篇(聂永锋，于东英，曾泽嵘，甘智勇，陈梦远.一种改进的对抗软错误电路结构设计.现代电子技术，2011,34(4)：184-187)。该论文基本是论文“ANewEDACTechniqueagainstSoftErrorsbasedonPulseDetectors”的中文翻译。(3)在专利数据库中搜索“单粒子翻转”、“时钟沿”、“自检纠错”等，未查询到相关信息。此外，查询目前国内外有关航天应用中基于时钟沿自建纠错的软错误加固方法研究相关资料，也未查询到相关技术公开资料。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提供了一种基于时钟沿的单粒子翻转自检纠错电路，可为单粒子软错误纠正提供技术支撑，提高可靠性设计的有效性和可行性。

本发明的技术方案是：一种基于时钟沿的单粒子翻转自检纠错电路，包括D触发器、时钟延迟模块、时钟沿跳变检测模块、触发器输出翻转检测模块、单粒子翻转检测模块、多路输出选择器以及锁存器；D触发器的输出端同时连接至触发器输出翻转检测模块的输入端以及多路输出选择器的输出位选择端；多路输出选择器的输出端S0和输出端S1分别接至D触发器的置位端和清零端；D触发器的时钟端接至时钟延迟模块的输入端，时钟延迟模块的输出端接至时钟沿跳变检测模块的时钟端；时钟沿跳变检测模块的输出端S3分别接至单粒子翻转检测模块的输入端S3以及锁存器的清零端；时钟沿跳变检测模块的输出端S4接至单粒子翻转检测模块的输入端S4；锁存器的输出端接至单粒子翻转检测模块的输入端S5；单粒子翻转检测模块的输出端同时接至多路输出选择器的输入端以及锁存器的置位端；