[发明专利]超结结构、超结MOSFET及其制造方法

说明书

本发明公开了一种超结结构，电流流动区由交替排列的P型立柱和N型立柱组成，其P型立柱呈现非均匀的杂质分布，其N型立柱可以是均匀的也可以是非均匀的杂质分布。最终保证接近于N型重掺杂衬底的区域中，P型立柱中的P型杂质总量低于N型立柱中的N型杂质总量；接近于器件顶部区域中，P型立柱中的P型杂质总量高于N型立柱中的N型杂质总量；有一段准电荷平衡区，其P型立柱的杂质总量与N型立柱的杂质总量的差值的绝对值小于该段区间中N型立柱杂质总量的5%并包含一个完全电荷平衡的位置。本发明所述超结结构提高了器件的雪崩电流耐量及其稳定性，改善了器件击穿电压的一致性。本发明还公开了应用所述超结结构的MOS晶体管及其制造方法。

技术领域

本发明涉及一种功率半导体器件，特别是涉及一种超结半导体器件。

背景技术

超结(super junction)结构就是交替排列的N型立柱和P型立柱的结构。如果用超结结构来取代VDMOS(Vertical Double-diffused Metal-Oxide-Semiconductor，垂直双扩散MOS晶体管)器件中的N型漂移区，在导通状态下提供导通通路(只有N型立柱提供通路，P型立柱不提供)，在截止状态下承受反偏电压(PN立柱共同承受)，就形成了超结 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET，金属-氧化物半导体场效应晶体管)。超结MOSFET能在反向击穿电压与传统的VDMOS器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。

超结结构中，N型立柱中的N型杂质分布、P型立柱中的P型杂质分布、以及交替排列的N型立柱中N型杂质分布和P型立柱中P型杂质分布的匹配，会影响超结半导体器件的特性，包括其反向击穿电压和雪崩电流耐量以及关断特性。

一般的超结半导体器件(如图1中的超结MOSFET)都采用使交替排列的N型立柱和P型立柱达到最佳电荷平衡的设计(如图2a)，以取得最大的反向击穿电压，但这样的条件下器件的雪崩电流耐量不够，而且在关断过程中时间太短，易于造成应用中的回路的震荡，造成应用系统的电磁干扰大甚至造成电路损坏。

为了改善电流处理能力，有一种做法是在超结结构中使P型立柱中的 P型掺杂浓度在垂直于硅片表面的方向上呈现一种不均匀的分布，而N型立柱中的N型掺杂浓度分布均匀(如图2c)；或者P型立柱中的P型掺杂浓度在垂直于硅片表面的方向上均匀分布，而N型立柱中的N型掺杂浓度不均匀分布(如图2d)；或者整个P柱的浓度和N柱的掺杂浓度都是均匀的，但P柱浓度高于N柱浓度(如图2b)。各种情况下对应的电场强度的分布如图3所示，在完全电荷平衡的情况下(2a)PN立柱中电场强度沿垂直于硅片表面方向是不变的，这时具有最大的击穿电压(同样的导通电阻)。其对应的电场强度的分布图如图3所示。

目前超结半导体器件中的超结结构的制造方法可以分为两大类。第一类是在一种掺杂类型的区域采用外延、光刻和离子注入工艺，每步形成交替排列的立柱的一部分，多步累加在一起得到需要厚度的立柱。第二类是在一种掺杂类型的外延上刻蚀沟槽，往沟槽中填充另一种掺杂类型的硅，一次性地形成另一种掺杂类型的立柱。

对于第一类工艺，类似于2b,2c,2d的结构是可能实现的(实际上由于每一段的立柱都是离子注入加上扩散形成，严格的线性变化不能实现)，但由于其需要多次光刻工艺，制造成本高，同时由不同次的离子注入经过扩散工艺后形成的相连的立柱，总会有一些部分附加的掺杂浓度的变化，造成电场强度沿垂直于硅片表面的方向上有波动，影响获得最佳的导通电阻和击穿电压的平衡。

对于第二类工艺，以NMOSFET为例，如希望通过外延制造工艺得到线性变化掺杂浓度分布的N型外延层，因为不能解决制造工艺的在线监测问题，不适宜进行大批量生产性。而通过沟槽填充形成P型立柱的过程中， P型硅的淀积是三维的，不能达到与上述图中类似的掺杂浓度分布。