[发明专利]基于FPGA的InSAR通道幅相误差估计方法

说明书

技术领域

本发明属于信号处理技术领域，特别涉及一种干涉合成孔径雷达InSAR的幅相误差估计方法，可用于双通道和/或多通道的雷达实时信号处理系统。

背景技术

多通道的雷达信号处理系统由于制作工艺的差异，通道间不可避免的存在幅相误差，对于合成孔径雷达InSAR系统，幅相误差的存在会严重恶化信号的峰值旁瓣比PSLR、积分旁瓣比ISLR以及成像分辨率，使得InSAR干涉相位图产生偏差，降低图像的相干性，影响最终DEM的测高性能。研究实时高效的误差估计方法是解决通道间幅相失配的根本出发点，也是近年来现代雷达系统的一个研究热点。

干涉相位图是将雷达的主辅天线将各自通道接收到的信号经SAR成像后做干涉处理，得到一幅表示两个天线接收信号相位差的图像。基于FPGA的幅相误差估计是在实时处理过程中，实时估计出各通道相对于参考通道的幅相差异，并在各通道中进行校正，使各通道间幅相误差的差异最小，提高干涉相位图的相干性。现有的基于各通道回波信号进行频谱比对的方法，虽能够获得较为准确的幅相误差估计结果，但是当通道间幅相差异比较明显时，各种杂散噪声的影响会使得估计结果误差很大，使干涉相位图失配，甚至无法获得正确的干涉相位图。

何志华等在文章“干涉SAR模拟器通道幅相特性实时校正方法”(电子学报,2013,41(9):1710-1715)中采用时域相关加窗方法提取通道幅相特性。在数学运算中，时域相关的求解运用的是卷积的方法。根据傅里叶性质，时域上的卷积可以转化为频域上的相乘，从而减少了运算量，因此时域相关处理方法在频域内更容易实现。因而上述方法的不足之处是：在FPGA的实时处理过程中需要多次使用FFT进行时频转换，从而占用FPGA中大量的资源，运算量巨大。并且每次时频转换需由对应的时序控制，随着时频转换次数的增多对于控制时序的产生也提出更严格要求，容易出错。

发明内容

本发明的目的在于提出一种基于FPGA的InSAR通道幅相误差估计方法，以解决上述现有技术时序难以控制、运算量巨大和资源消耗过大的问题。

实现本发明目的的技术方案是：通过将各通道信号的频谱基于参考通道频谱做比对，作为通道间幅相误差初步估计的系统函数；通过对系统函数在频谱内加矩形窗进行重采样，并转回时域，得到最终估计的幅相误差特性函数。其主要步骤包括如下：

(1)输入通道数据：把双通道雷达实时信号处理系统中的一个通道作为主通道，另一个通道作为辅通道，并将主通道数据作为参考通道数据，辅通道数据作为待校准通道数据；

(2)分别对主、辅通道数据进行N₂点的FFT变换，得到主通道数据的频域形式为M(f)、辅通道数据的频域形式为S(f)；其中N₂＝2^nextpow2(N1)，nextpow2(N₁)为在大于等于N₁的二的整数次方中最小的数的幂；N₁为输入通道数据的复数据点数；

(3)根据步骤(2)的结果，获取主通道与辅通道之间的幅相误差估计值：

H1(f)=M(f)S(f);]]>

(4)对主、辅通道间的幅相误差估计值H₁(f)进行FFT变换，得到主、辅通道间的频域幅相误差估计值H₂(f)；

(5)在频域幅相误差估计值H₂(f)的零频附近进行长度为64个单元的矩形窗截断，获取截断后的频谱并对频谱中的数据进行截位；

(6)对截断后的频谱进行IFFT变换，得到最终加窗后的幅相误差估计结果

本发明与现有的技术相比具有以下优点：

第一，本发明由于对通道间的频谱比对结果进行频域加窗操作，能够去除通道频谱比对结果中的高频分量，减少了各种杂散噪声的影响，使估计结果变得平滑，提高了干涉相位图的相干性。