[发明专利]具有稳定结构的半导体器件及其制造方法

说明书

一种半导体器件包括：包括交替层叠的导电层和绝缘层的层叠结构；被配置为穿过层叠结构的半导体图案；以及分别电耦合至导电层的接触插塞，其中每个导电层包括具有第一厚度的第一区域和电耦合至第一区域且具有比第一厚度更大的第二厚度的第二区域，并且下导电层的第二区域位于上导电层的第二区域之下。

相关申请的交叉引用

本申请要求2014年8月28日向韩国知识产权局提交的申请号为10-2014-0113298的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明涉及一种半导体器件及其制造方法，尤其涉及一种三维半导体器件及其制造方法。

背景技术

非易失性存储器是一种即使电源中断仍然保持所存储数据的存储器。近来，由于在硅衬底上将存储器单元形成为单层的二维存储器件的集成度的改进已经达到极限，已经提出了三维非易失性存储器，所述三维非易失性存储器具有位于硅衬底上的垂直层叠的存储器单元。

三维存储器件包括交替层叠的层间绝缘层和字线以及从中穿过的沟道层，并且存储器单元沿沟道层层叠。此外，接触插塞(contact plug)分别连接至层叠的字线，因此选择性地操作所期望的存储器单元。

然而，为了实现上述结构，应当形成具有不同深度的接触插塞，因此工艺难度很高。此外，由于接触插塞穿过字线，因此存在引起桥接的可能性。

发明内容

本发明的一个方面提供一种半导体器件，其包括层叠结构，所述层叠结构包括交替层叠的导电层和绝缘层。所述半导体器件还包括被配置为穿过层叠结构的半导体图案。所述半导体器件还包括分别电耦合至导电层的接触插塞。每个导电层包括具有第一厚度的第一区域和电耦合至第一区域且具有比第一厚度更大厚度的第二厚度的第二区域，并且下导电层的第二区域位于上导电层的第二区域之下。

本发明的一个方面提供一种制造半导体器件的方法，包括：形成交替层叠牺牲层和绝缘层且限定第一区域和第二区域的层叠结构。所述方法还包括形成穿过所述层叠结构的第一区域的第一狭缝和穿过所述第二区域的第二狭缝。所述方法还包括在层叠结构上形成覆盖所述第二狭缝且暴露所述第一狭缝的掩模图案。此外，所述方法包括通过所述第一狭缝去除所述第一区域的牺牲层，且形成第一开口。所述方法还包括在所述第一开口中形成第一导电层。所述方法还包括形成填充所述第一狭缝的第一狭缝绝缘层。所述方法还包括通过所述第二狭缝去除所述第二区域的牺牲层，且形成第二开口。此外，所述方法还包括刻蚀所述绝缘层的部分厚度以扩大所述第二开口的厚度。此外，所述方法包括在所述第二开口中形成第二导电层。

本发明的一个方面提供一种半导体器件，包括交替层叠的导电层和绝缘层。所述半导体器件还包括电耦合至所述导电层的焊盘区的接触插塞。每个导电层包括厚度比所述焊盘区厚度更小的单元区和配置在上导电层的区域之下的下导电层的区域。

附图说明

图1是说明根据本发明的实施例的半导体器件的结构的立体图；

图2A至7A和图2B至7B是说明根据本发明的实施例的制造半导体器件的方法的视图；

图8和图9是说明根据本发明的实施例的存储系统的结构的框图；以及

图10和图11是说明根据本发明的实施例的计算系统的结构的框图。

具体实施方式

在下文中，将参考附图详细描述本发明的实施例。在以下描述和附图中，将省略已知功能或结构的详细描述，如果其以不必要的细节对本发明造成混淆。此外，本发明可以用不同形式实现，而不应解释为局限于上述实施例。提供本文描述的实施例仅是为了使得本发明所属技术领域人员能够实现本发明的发明构思。本发明针对一种具有稳定结构的半导体器件及其制造方法。