[发明专利]半导体器件及其制造方法

说明书

本发明的各个实施例涉及一种半导体器件及其制造方法。本发明提供了一种包括具有改进的可靠性的功率半导体元件的半导体器件。该半导体器件具有单元区域、和形成在该单元区域外部的外围区域。在单元区域中的n型列区域的n型杂质浓度高于在外围区域中的由外延层组成的n型列区域的n型杂质浓度。进一步地，在单元区域和外围区域中的每一个中，保持电荷平衡；并且将每个总电荷设置为，使在单元区域中的第一p型列区域的总电荷和n型列区域的总电荷分别大于在外围区域中的第三p型列区域的总电荷和由外延层组成的n型列区域的总电荷。

相关申请的交叉引用

2014年5月19日提交的日本专利申请2014-103471号的公开，包括说明书、附图和摘要，以引用的方式全部并入本文。

技术领域

本发明涉及一种半导体器件及其制造技术，例如，优选地可适用于包括以功率MOSFET(金属氧化物半导体场效应晶体管)为代表的功率半导体元件的半导体器件及制造该半导体器件的技术。

背景技术

国际专利公报2010-541212号(专利文件1)描述了一种电力装置，其包括交替地布置在有源区域和端子区域中的每一个中的多个第一导电类型柱和多个第二导电类型柱。在该电力装置中，在有源区域中的第一导电类型柱和在端子区域中的第一导电类型柱具有基本上相同的宽度，并且在有源区域中的第二导电类型柱具有比在端子区域中的第二导电类型柱更小的宽度，从而使得在端子区域中的击穿电压成为高于在有源区域中的击穿电压。

[专利文件]

[专利文件1]国际专利公报2010-541212号

发明内容

具有超结结构的功率MOSFET具有的优点在于其在确保高击穿电压的同时具有低导通电阻。然而，在具有该功率MOSFET的半导体芯片中，相较于在具有功率MOSFET的单元区域(有源区域)中，雪崩击穿现象更容易发生在围绕单元区域外部的外围区域(端接区域、端子区域)中。这因此导致雪崩电流集中在单元区域的外围部分上并破坏功率MOSFET的问题。

其他问题和创新特征，将通过本文中的说明和对应附图而变得显而易见。

根据一个实施例的半导体器件具有单元区域和形成在该单元区域外部的外围区域。单元区域和外围区域中的每一个在其中具有交替地布置的n型列区域和p型列区域。在单元区域中的n型列区域的n型杂质浓度，高于在外围区域中的n型列区域的n型杂质浓度。进一步地，在单元区域和外围区域中的每一个中保持电荷平衡，从而使得p型列区域的总电荷与n型列区域的总电荷的差异落在p型列区域的总电荷的±10％的范围内，或者使得p型列区域的总电荷超过n型列区域的总电荷。

根据一个实施例的制造半导体器件的方法包括：在单元区域中的n型外延层中形成多个n型列区域、同时使这些n型列区域彼此隔开的步骤；以及在单元区域中在n型外延层的夹设在彼此相邻的n型列区域之间的部分区域中形成多个p型列区域的步骤。该方法进一步包括如下步骤：在外围区域中的n型外延层中形成多个p型列区域、同时使这些p型列区域彼此隔开，并且在外围区域中形成由n型外延层的夹设在彼此相邻的p型列区域之间的部分区域组成的多个n型列区域。通过调节在单元区域中的n型列区域、在单元区域中的p型列区域、和在外围区域中的p型列区域中的每一个的杂质浓度、宽度和间距，在单元区域和外围区域中的每一个中保持电荷平衡。

根据这些实施例，具有功率半导体元件的半导体器件可以具有改进的可靠性。

附图说明

图1是根据第一实施例的示出了半导体芯片的平面构成的示意图；

图2是示出了根据第一实施例的半导体器件的构成的截面图(沿着图1的线A-A所做的截面图)；

图3A是示出了在根据第一实施例的半导体器件中的pn结的击穿电压(BVdss)的电荷平衡的图表；